Data

NameBellido Díaz, Manuel Jesús
DepartmentTecnología Electrónica
Knowledge areaTecnología Electrónica
Professional categoryCatedrático de Universidad
E-mailRequest
         

  Statistics

  • Items

    77

  • Visits

    5766

  • Downloads

    7966

  Publications

 

Article
Icon

Embedded LUKS (E-LUKS): A Hardware Solution to IoT Security

Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián; Guerrero Martos, David; Ostúa Arangüena, Enrique (MDPI, 2021-01-01)
The Internet of Things (IoT) security is one of the most important issues developers have to face. Data tampering must be ...
Article
Icon

An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation

Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Viejo Cortés, Julián; Juan Chico, Jorge (IEEE Computer Society, 2021-01-01)
This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ...
Article
Icon

Address-encoded byte order

Guerrero Martos, David; Cano Quiveu, Germán; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Elsevier, 2020-01-01)
Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least significant ...
Article
Icon

Using the complement of the cosine to compute trigonometric functions

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Springer, 2020-01-01)
The computation of the sine and cosine functions is required in devices ranging from application-specific signal processors ...
Article
Icon

High-Performance Time Server Core for FPGA System-on-Chip

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Cano Quiveu, Germán (MDPI, 2019-01-01)
This paper presents the complete design and implementation of a low-cost, low-footprint, network time protocol server core ...
Article
Icon

Minimalistic SDHC-SPI hardware reader module for boot loader applications

Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián; Guerrero Martos, David (Elsevier, 2017-01-01)
This paper introduces a low-footprint full hardware boot loading solution for FPGA-based Programmable Systems on Chip. The ...
Presentation
Icon

Building a basic membrane computer

Millán Calderón, Alejandro; Viejo Cortés, Julián; Quirós Carmona, Juan; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ostúa Arangüena, Enrique (Fénix, 2016-01-01)
In this work, we present the building of two well-known membrane com- puters (squares generator and divisor test). Although ...
Article
Icon

Fast Hardware Implementations of Static P Systems

Quirós Carmona, Juan; Verlan, Sergey; Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús (2016-01-01)
In this article we present a simulator of non-deterministic static P systems using Field Programmable Gate Array (FPGA) ...
Presentation
Icon

Metodología PBL en modo colaborativo aplicada al diseño de un SoC

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique (Universidad de Sevilla, 2016-01-01)
Dado el carácter principalmente práctico en las asignaturas de los másteres universitarios la metodología PBL es ampliamente ...
Presentation
Icon

evercodeML: a formal language for SoC integration

Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián (IEEE Computer Society, 2015-01-01)
Complex SoC design devote a great part of the developing time to module integration tasks. The necessity of automating ...
Article
Icon

NanoFS: a hardware-oriented file system

Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Guerrero Martos, David (IEEE Computer Society, 2013-01-01)
NanoFS is a novel file system for embedded systems and storage-class memories (like flash) and is specially designed to be ...
Chapter of Book
Icon

Network Time Synchronization: A Full Hardware Approach

Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús (Springer, 2012-01-01)
Complex digital systems are typically built on top of several abstraction levels: digital, RTL, computer, operating system ...
PhD Thesis
Icon

Técnicas de Implementación de Circuitos Integrados Digitales CMOS de Alta Velocidad de Operación y Bajo Consumo de Potencia

Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David (2012-01-01)
Chapter of Book
Icon

Open Development Platform for Embedded Systems

Maad, Soha; Ostúa Arangüena, Enrique; Muñoz Rivera, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro (IntechOpen, 2012-01-01)
Article
Icon

Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IEEE Computer Society, 2011-01-01)
Discrete microprocessor-based equipment is a typical synchronization system on the market which implements the most ...
Presentation
Icon

Python as a hardware description language: A case study

Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Guerrero Martos, David; Decaluwe, J. (IEEE Computer Society, 2011-01-01)
Many people may see the development of software and hardware like different disciplines. However, there are great similarities ...
Presentation
Icon

Design and implementation of a suitable core for on-chip long-term verification

Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique (IEEE Computer Society, 2010-01-01)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification ...
Presentation
Icon

Efficient techniques and methodologies for embedded system design usign free hardware and open standards

Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús (IEEE Computer Society, 2009-01-01)
Presentation
Icon

Delay and power consumption of static bulk-CMOS gates using independent bodies

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2009-01-01)
Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ...
Chapter of Book
Icon

Power Dissipation Associated to Internal Effect Transitions in Static CMOS Gates

Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián (Springer, 2008-01-01)
Power modeling techniques have traditionally neglected the main part of the energy consumed in the internal nodes of static ...
Presentation
Icon

Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution

Muñoz, A.; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Guerrero Martos, David (IEEE Computer Society, 2008-01-01)
This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ...
Presentation
Icon

Digital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft Core

Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008-01-01)
In this paper we present a design of a peripheral for MicroBlaze soft core processor as part of a R+D project carried out ...
Presentation
Icon

Design and Implementation of a SNTP Client on FPGA

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Guerrero Martos, David (IEEE Computer Society, 2008-01-01)
This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments fully ...
PhD Thesis
Presentation
Icon

Implementation of a FFT/IFFT Module on FPGA: Comparison of Methodologies

Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008-01-01)
In this work, we have compared three different methodologies for the implementation of a FFT/IFFT module on FPGA: VHDL ...
Presentation
Icon

La primera experiencia en el diseño de sistemas digitales sobre FPGAs

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David; Muñoz Rivera, Alejandro (Universidad de Zaragoza, 2008-01-01)
Se presenta una práctica de introducción al diseño de sistemas digitales sobre FPGAs. El objetivo es que se pueda realizar ...
PhD Thesis
Icon

Simulación lógica temporal de altas prestaciones y aplicación a la estimación del consumo de potencia y corriente en circuitos integrados CMOS-VLSI

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino (2007-07-18)
El primer capítulo está dedicado a la simulación y verificación temporal de circuitos VLSI en general, así como a los ...
Chapter of Book
Icon

Static Power Consumption in CMOS Gates Using Independent Bodies

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2007-01-01)
It has been reported that the use of independent body terminals for series transistors in static bulk-CMOS gates improves ...
Presentation
Icon

Design of a FFT/IFFT module as an IP core suitable for embedded systems

Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007-01-01)
In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
Presentation
Icon

Automatic logic synthesis for parallel alternating latches clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (SPIE Digital Library, 2007-01-01)
This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
Presentation
Icon

Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements

Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IEEE Computer Society, 2006-01-01)
This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ...
Article
Icon

Automated performance evaluation of skew-tolerant clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Taylor and Francis Online, 2006-01-01)
In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ...
Presentation
Icon

Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.

Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006-01-01)
Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de un ...
Presentation
Icon

Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IBERCHIP, 2006-01-01)
Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ...
Presentation
Icon

Diseño e implementación de SOPC basados en el microprocesador Picoblaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System on ...
Presentation
Icon

A SoC Design Methodology for LEON2 on FPGA

Ostúa Arangüena, Enrique; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006-01-01)
SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
Presentation
Icon

Diseño e implantación de SoPC basados en el microprocesador PicoBlaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ...
Article
Icon

Application of Internode model to global power consumption estimation in SCMOS gates

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005-01-01)
In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ...
Chapter of Book
Icon

Logic-Level Fast Current Simulation for Digital CMOS Circuits

Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005-01-01)
Nowadays, verification of digital integrated circuit has been focused more and more from the timing and area field to ...
Presentation
Icon

Efficient Design of a FFT/IFFT-64 Module on ASIC

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (IBERCHIP, 2005-01-01)
In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick and ...
Presentation
Icon

Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005-01-01)
Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...
Presentation
Icon

Optimization techniques for dynamic behavior modeling of digital CMOS VLSI circuits in nanometric technologies

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge (IEEE Computer Society, 2005-01-01)
In the field of logic simulation, the constant advance of technology influences remarkably in the circuits dynamic behavior. ...
Presentation
Icon

Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL

Franco, Ezequiel; Montero, Fernando; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Guerrero Martos, David; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ...
Presentation
Icon

Seguridad en Internet: web spoofing

Nuñez, José L.; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se estudia la técnica Web Spoofing como método de ataque a través de Internet. Se trata de una variante ...
Presentation
Icon

Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.

Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar, José Ignacio (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ...
Presentation
Icon

ADKI: un sistema web de adquisición de datos bajo Linux

Jurado Maqueda, Pedro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique (Universidad Politécnica de Valencia, 2004-01-01)
Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ...
Presentation
Icon

Modelos de adaptación de los programas formativos al espacio europeo

Fortet Roura, Pedro; Sivianes Castillo, Francisco; Bellido Díaz, Manuel Jesús (Universidad Politécnica de Valencia, 2004-01-01)
Ante el volumen de información a veces contradictoria acerca de la educación, en este artículo pretendemos presentar una ...
Article
Icon

Signal Sampling Based Transition Modeling for Digital Gates Characterization

Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique (Springer, 2004-01-01)
Current characterization methods introduce an important error in the measurement process. In this paper, we present a novel ...
Presentation
Icon

Internode: Internal Node Logic Computational Model

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2003-01-01)
In this work, we present a computational behavioral model for logic gates called Internode (Internal Node Logic Computational ...
Article
Icon

Aprendizaje interdisciplinar de la electrónica y las comunicaciones

Yúfera García, Alberto; Fortet Roura, Pedro; Ruiz de Clavijo Vázquez, Paulino; Chico, J.J.; Bellido Díaz, Manuel Jesús (Universidad de Sevilla: Instituto de Ciencias de la Educación, 2003-01-01)
En este proyecto de innovación docente se pretende profundizar en el conocimiento de la base teórica, la construcción de ...
Chapter of Book
Icon

Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits

Guerrero Martos, David; Wilke, G.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Springer, 2003-01-01)
The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ...
Article
Icon

Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)

Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Springer, 2002-08-27)
In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ...
Chapter of Book
Icon

Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level

Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David (Springer, 2002-01-01)
This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current ...
Chapter of Book
Icon

Measurement of the Switching Activity of CMOS Digital Circuits at the Gate Level

Baena Oliva, María del Carmen; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Springer, 2002-01-01)
Accurate estimation of switching activity is very important in digital circuits. In this paper we present a comparison ...
Presentation
Icon

Gate-Level Simulation of CMOS Circuits Using the IDDM Model

Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2001-01-01)
Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the ...
Presentation
Icon

HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model

Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2001-01-01)
This communication presents HALOTIS, a novel high accuracy logic timing simulation tool, that incorporates a new simulation ...
Presentation
Icon

AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (IEEE Computer Society, 2001-01-01)
As delay models used in logic timing simulation become more and more complex, the problem of model parameter values ...
PhD Thesis
Icon

Degradación del retraso de propagación en puertas lógicas CMOS VLSI

Valencia Barrero, Manuel; Bellido Díaz, Manuel Jesús; Barriga Barros, Ángel; Juan Chico, Jorge (2000-10-20)
La evolución en la tecnología de circuitos VLSI da lugar, entre otras cosas, a un aumento en la escala de integración ...
Chapter of Book
Icon

Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits

Acosta Jiménez, Antonio José; Jiménez, R.; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel (Springer, 2000-01-01)
This communication shows the influence of clocking schemes on the digital switching noise generation. It will be shown how ...
Chapter of Book
Icon

Degradation Delay Model Extension to CMOS Gates

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (Springer, 2000-01-01)
This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ...
Presentation
Icon

Inertial and Degradation Delay Model for CMOS Logic Gates

Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2000-01-01)
The authors present the Inertial and Degradation Delay Model (IDDM) for CMOS digital simulation. The model combines the ...
Presentation
Icon

Concepción de un microprocesador: de la especificación a la realización

Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José (Universidad Politécnica de Madrid, 2000-01-01)
Presentation
Icon

Un entorno informático de ayuda a la docencia de sistemas de comunicación optoelectrónicos

Verd, J.; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José (Universidad Politécnica de Madrid, 2000-01-01)
Article
Icon

Aprendiendo a diseñar circuitos integrados digitales mediante el uso del ordenador

Parada Sanguino, Margarita; Bellido Díaz, Manuel Jesús; Gómez González, Isabel María; Juan Chico, Jorge; Barriga Barros, Ángel (Universidad de Sevilla, 1999-01-01)
En este trabajo se presenta una experiencia docente encaminada a mejorar la asimilación por parte de los alumnos de algunos ...
Presentation
Icon

Realización de un Sistema Digital: implementación sobre FPGA y testado en Laboratorio

Baena Oliva, María del Carmen; Bellido Díaz, Manuel Jesús; Parra Fernández, María del Pilar; Valencia Barrero, Manuel (Universidad Politécnica de Madrid, 1998-01-01)
Article
Icon

Analysis of Metastable Operation in a CMOS Dynamic D-Latch

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel; Huertas Díaz, José Luis (Springer, 1997-01-01)
Nowadays, metastability is becoming a serious problem in high-performance VLSI design, mainly due to the relatively-high ...
Presentation
Icon

Delay degradation effect in submicronic CMOS inverters

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Barriga Barros, Ángel; Valencia Barrero, Manuel (Université Catholique de Louvain, 1997-01-01)
This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ...
Presentation
Icon

Sistema multimedia móvil aplicado a la enseñanza de la electrónica

Fortet Roura, Pedro; Sivianes Castillo, Francisco; Borja, J.A.; Molina Cantero, Alberto Jesús; Bellido Díaz, Manuel Jesús (Universidad de Sevilla, 1996-01-01)
Presentation
Icon

New CMOS VLSI Linear Self-Timed Architectures

Acosta Jiménez, Antonio José; Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Barriga Barros, Ángel; Jiménez, R.; Huertas Díaz, José Luis (1995-01-01)
The implementation of digital signal processor circuits via self-timed techniques is currently a valid altemative to solve ...
Presentation
Icon

Sistemas multimedia de enseñanza aprendizaje de la electrónica

Fortet Roura, Pedro; Bellido Díaz, Manuel Jesús; Sivianes Castillo, Francisco; Medina Rodríguez, Ana Verónica (Universitat de Barcelona, 1995-01-01)
En un mundo complejo y cambiante como el nuestro, a veces resulta difícil comprender en profundidad los avances que vivimos ...
PhD Thesis
Icon

Biestables CMOS VLSI problemas y aplicaciones

Valencia Barrero, Manuel; Bellido Díaz, Manuel Jesús (1994-01-01)
Presentation
Icon

Aplicación del VHDL en prácticas de diseño de sistemas digitales

Acosta Jiménez, Antonio José; Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Barriga Barros, Ángel (Universidad Politécnica de Madrid, 1994-01-01)
Presentation
Icon

Enseñanza integrada: Una aplicación a la docencia de circuitos secuenciales

Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel (Universidad Politécnica de Madrid, 1994-01-01)
Presentation
Icon

Modeling of Real Bistables in VHDL

Acosta Jiménez, Antonio José; Barriga Barros, Ángel; Valencia Barrero, Manuel; Bellido Díaz, Manuel Jesús; Huertas Díaz, José Luis (IEEE Computer Society, 1993-01-01)
A complete VHDL model of bistables including their metastable operation is presented. An RS-NAND latch has been modelled ...
Presentation
Icon

Un nuevo modelo de retraso para puertas lógicas CMOS

Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Núñez, R.; Barriga Barros, Ángel; Valencia Barrero, Manuel (Universidad de Málaga, 1993-01-01)
Los modelos de retraso para puertas lógicas, que usan la mayoría de los simuladores lógicos, carecen de la suficiente ...
Presentation
Icon

Arquitectura para el diseño de circuitos autotemporizados bidimensionales. Realización de multiplicadores

Acosta Jiménez, Antonio José; Bellido Díaz, Manuel Jesús; Barriga Barros, Ángel; Valencia Barrero, Manuel (Universidad de Málaga, 1993-01-01)
La realización de sistemas digitales mediante técnicas autotemporizadas constituye la mejor alternativa para resolver la ...
Presentation
Icon

Determinación del coeficiente de resolución en biestables RS CMOS

Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José; Barriga Barros, Ángel (Universidad Politécnica de Madrid. Laboratorio de Sistemas Integrados, 1992-01-01)
El diseño de biestables con riesgo de metaestabili­dad requiere que posean coeficientes de resolución adecuados. En este ...