Perfil del autor: Juan Chico, Jorge
Datos institucionales
Nombre | Juan Chico, Jorge |
Departamento | Tecnología Electrónica |
Área de conocimiento | Tecnología Electrónica |
Categoría profesional | Profesor Titular de Universidad |
Correo electrónico | Solicitar |
Estadísticas
-
Nº publicaciones
82
-
Nº visitas
10538
-
Nº descargas
20101
Publicaciones |
---|
Ponencia
Hardware Secure Boot. A Review Of ”IRIS: An Embedded Secure Boot for IoT devices” [Póster]
(Universidad de Sevilla. Escuela Técnica Superior de Ingeniería Informática, 2024)
This study proposes IRIS a hardware secure boot solution, that is suitable for integrating IoT devices. IRIS can boot a ... |
Artículo
IRIS: An embedded secure boot for IoT devices
(Elsevier, 2023)
This study proposes a hardware secure boot solution, an instant retrieval information system (IRIS) that is suitable for ... |
Ponencia
A methodological proposal for the Digital Electronics subject laboratory
(IEE Xplore, 2022)
This paper describes a proposal for teaching the digital electronics laboratory that combines the traditional method based ... |
Ponencia
Virtualization environment for IT labs development and assessment
(IEE Xplore, 2022)
In this contribution, the advantages of using a virtualization platform for IT laboratories is demonstrated. The platform ... |
Patente. Invención
Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo
(Oficina Española de Patentes y Marcas (OEPM), 2021)
Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo. En este documento se detalla un ... |
Artículo
Embedded LUKS (E-LUKS): A Hardware Solution to IoT Security
(MDPI, 2021)
The Internet of Things (IoT) security is one of the most important issues developers have to face. Data tampering must be ... |
Artículo
An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation
(IEEE Computer Society, 2021)
This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ... |
Artículo
Using the complement of the cosine to compute trigonometric functions
(Springer, 2020)
The computation of the sine and cosine functions is required in devices ranging from application-specific signal processors ... |
Artículo
Address encoded byte order
(Elsevier B.V., 2020)
Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least significant ... |
Ponencia
Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia
(Instituto Superior de Engenharia do Porto (ISEP), 2020)
En la Sociedad de la Información actual, Internet está presente en la mayoría de las actividades cotidianas que realizan ... |
Artículo
High-Performance Time Server Core for FPGA System-on-Chip
(MDPI, 2019)
This paper presents the complete design and implementation of a low-cost, low-footprint, network time protocol server core ... |
Patente. Invención
Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo
(Oficina Española de Patentes y Marcas (OEPM), 2018)
Circuito electrónico pare el cálculo de los senos y cosenos de múltiplos de un ángulo que permite implementar eficientemente el cómputo de loe factores de twiddle de la transformada de Fourier. |
Ponencia
La motivación en el aprendizaje de la Electrónica como mejora de la calidad de la educación
(Universidad de La Laguna, 2018)
La educación racional debe complementarse con la educación emocional (motivación), en esta, podemos destacar sus factores ... |
Artículo
Minimalistic SDHC-SPI hardware reader module for boot loader applications
(Elsevier, 2017)
This paper introduces a low-footprint full hardware boot loading solution for FPGA-based Programmable Systems on Chip. The ... |
Ponencia
Evolución de los MOOC en el ámbito investigador mediante técnicas de análisis de contenido
(Universidad de Sevilla, 2016)
Los Massive Open Online Courses (MOOCs) constituyen un nuevo modelo de docencia que ha ido ganando popularidad en los ... |
Ponencia
Acercamiento a una metodología científica en cursos de energía eólica para ingenieros electrónicos
(Universidad de Sevilla, 2016)
La docencia y la investigación son actividades que se realizan de manera simultánea en la práctica universitaria, pero ... |
Ponencia
eDSPlab+: Laboratorio remoto basado en Web Services
(Universidad de Sevilla, 2016)
En la actualidad existen multitud de propuestas de laboratorios de instrumentación electrónica que dan solución a una ... |
Ponencia
Los proyectos de Ingeniería electrónica en el marco de los resultados de aprendizaje EUR-ACE
(Universidad de Sevilla, 2016)
El sello EUR-ACE® es un certificado que una agencia autorizada (en España ANECA) otorga a un título de grado o máster en ... |
Ponencia
Análisis comparativo de distintas plataformas para la enseñanza de sistemas electrónicos digitales
(Universidad de Sevilla, 2016)
A la hora de enfocar la docencia de Sistemas Electrónicos Digitales, ha ido ganando sitio el uso de microcontroladores de ... |
Ponencia
Metodología PBL en modo colaborativo aplicada al diseño de un SoC
(Universidad de Sevilla, 2016)
Dado el carácter principalmente práctico en las asignaturas de los másteres universitarios la metodología PBL es ampliamente ... |
Ponencia
Creación de carteles autoexplicativos para laboratorios de electrónica
(Universidad de Sevilla, 2016)
Se presenta un proyecto cuyo objetivo ha sido ha sido la creación de carteles que, a modo de tutoriales resumidos, muestran ... |
Ponencia
Procesamiento de bioseñales: un enfoque práctico
(Universidad de Sevilla, 2016)
La disciplina de procesamiento de bioseñales aparca un amplio y complejo espectro de conocimientos. El diseño de sesiones ... |
Ponencia
Aplicaciones docentes del diseño de un pico-procesador
(Universidad de Sevilla, 2016)
El conocimiento de la estructura interna y del mecanismo de funcionamiento de microprocesadores es una parte muy importante ... |
Ponencia
Metodología de evaluación continua para grupos numerosos en Procesamiento de Señales Multimedia
(Universidad de Sevilla, 2016)
La asignatura de Procesamiento de Señales Multimedia utiliza una metodología de evaluación continua consistente en la ... |
Ponencia
evercodeML: a formal language for SoC integration
(IEEE Computer Society, 2015)
Complex SoC design devote a great part of the developing time to module integration tasks. The necessity of automating ... |
Artículo
NanoFS: a hardware-oriented file system
(IEEE Computer Society, 2013)
NanoFS is a novel file system for embedded systems and storage-class memories (like flash) and is specially designed to be ... |
Ponencia
Experiencia de renovación metodológica en la enseñanza de la electrónica digital básica
(Universidad de Vigo, 2012)
Esta contribución presenta una experiencia sobre el proceso de adaptación de una asignatura de electrónica digital básica ... |
Ponencia
Methodology Updating Experience in Basic Digital Electronics Teaching
(IEEE Computer Society, 2012)
This contribution describes the experience of updating a basic digital electronics course in a Computer Science grade as a ... |
Capítulo de Libro
Network Time Synchronization: A Full Hardware Approach
(Springer, 2012)
Complex digital systems are typically built on top of several abstraction levels: digital, RTL, computer, operating system ... |
Tesis Doctoral |
Artículo
Long-term on-chip verification of systems with logical events scattered in time
(Elsevier, 2012)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the longterm verification ... |
Tesis Doctoral
Diseño e Implementación sobre FPGA de Sistemas Digitales de bajo coste para la Sincronización de Equipos sobre Redes de Comunicación usando el protocolo SNTP
(2011)
En este documento se presenta el trabajo de tesis doctoral realizado dentro del Programa de Doctorado "Informática Industrial" ... |
Artículo
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation
(IEEE Computer Society, 2011)
Discrete microprocessor-based equipment is a typical synchronization system on the market which implements the most ... |
Ponencia
Python as a hardware description language: A case study
(IEEE Computer Society, 2011)
Many people may see the development of software and hardware like different disciplines. However, there are great similarities ... |
Ponencia
Design and implementation of a suitable core for on-chip long-term verification
(IEEE Computer Society, 2010)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification ... |
Ponencia
Implementación sobre FPGA de un cliente SNTP de bajo coste y alta precisión
(Universidad de Alcalá, 2009)
Este trabajo presenta el diseño y la implementación sobre FPGA de un cliente SNTP compacto, de bajo coste y alta precisión, ... |
Ponencia
Delay and power consumption of static bulk-CMOS gates using independent bodies
(IEEE Computer Society, 2009)
Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ... |
Ponencia
Efficient techniques and methodologies for embedded system design usign free hardware and open standards
(IEEE Computer Society, 2009)
|
Ponencia
Digital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft Core
(IEEE Computer Society, 2008)
In this paper we present a design of a peripheral for MicroBlaze soft core processor as part of a R+D project carried out ... |
Ponencia
La primera experiencia en el diseño de sistemas digitales sobre FPGAs
(Universidad Politécnica de Madrid, 2008)
Se presenta una práctica de introducción al diseño de sistemas digitales sobre FPGAs. El objetivo es que se pueda realizar ... |
Capítulo de Libro
Power Dissipation Associated to Internal Effect Transitions in Static CMOS Gates
(Springer, 2008)
Power modeling techniques have traditionally neglected the main part of the energy consumed in the internal nodes of static ... |
Tesis Doctoral |
Ponencia
Design and Implementation of a SNTP Client on FPGA
(IEEE Computer Society, 2008)
This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments fully ... |
Ponencia
Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution
(IEEE Computer Society, 2008)
This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ... |
Tesis Doctoral
Simulación lógica temporal de altas prestaciones y aplicación a la estimación del consumo de potencia y corriente en circuitos integrados CMOS-VLSI
(2007)
El primer capítulo está dedicado a la simulación y verificación temporal de circuitos VLSI en general, así como a los ... |
Ponencia
Design of a FFT/IFFT module as an IP core suitable for embedded systems
(IEEE Computer Society, 2007)
In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ... |
Capítulo de Libro
Static Power Consumption in CMOS Gates Using Independent Bodies
(Springer, 2007)
It has been reported that the use of independent body terminals for series transistors in static bulk-CMOS gates improves ... |
Ponencia
Automatic logic synthesis for parallel alternating latches clocking schemes
(SPIE Digital Library, 2007)
This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ... |
Ponencia
A SoC Design Methodology for LEON2 on FPGA
(IBERCHIP, 2006)
SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ... |
Ponencia
Diseño e implantación de SoPC basados en el microprocesador PicoBlaze
(Universidad Politécnica de Madrid, 2006)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ... |
Ponencia
Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements
(IEEE Computer Society, 2006)
This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ... |
Ponencia
Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze
(IBERCHIP, 2006)
Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ... |
Ponencia
Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.
(Universidad Politécnica de Madrid, 2006)
Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de un ... |
Artículo
Automated performance evaluation of skew-tolerant clocking schemes
(Taylor and Francis Online, 2006)
In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ... |
Ponencia
Diseño e implementación de SOPC basados en el microprocesador Picoblaze
(Universidad Politécnica de Madrid, 2006)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System on ... |
Ponencia
Optimization techniques for dynamic behavior modeling of digital CMOS VLSI circuits in nanometric technologies
(IEEE Computer Society, 2005)
In the field of logic simulation, the constant advance of technology influences remarkably in the circuits dynamic behavior. ... |
Ponencia
Efficient Design of a FFT/IFFT-64 Module on ASIC
(IBERCHIP, 2005)
In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick and ... |
Artículo
Power and timing modelling, optimisation and simulation
(Institute of Electrical and Electronics Engineers, 2005)
|
Artículo
Application of Internode model to global power consumption estimation in SCMOS gates
(Springer, 2005)
In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ... |
Ponencia
Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes
(Society of Photo-Optical Instrumentation Engineers (SPIE), 2005)
Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ... |
Capítulo de Libro
Logic-Level Fast Current Simulation for Digital CMOS Circuits
(Springer, 2005)
Nowadays, verification of digital integrated circuit has been focused more and more from the timing and area field to ... |
Ponencia
Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.
(Universidad Politécnica de Valencia, 2004)
En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ... |
Artículo
Signal Sampling Based Transition Modeling for Digital Gates Characterization
(Springer, 2004)
Current characterization methods introduce an important error in the measurement process. In this paper, we present a novel ... |
Ponencia
ADKI: un sistema web de adquisición de datos bajo Linux
(Universidad Politécnica de Valencia, 2004)
Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ... |
Ponencia
Seguridad en Internet: web spoofing
(Universidad Politécnica de Valencia, 2004)
En este trabajo se estudia la técnica Web Spoofing como método de ataque a través de Internet. Se trata de una variante ... |
Ponencia
Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL
(Universidad Politécnica de Valencia, 2004)
En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ... |
Ponencia
Internode: Internal Node Logic Computational Model
(IEEE Computer Society, 2003)
In this work, we present a computational behavioral model for logic gates called Internode (Internal Node Logic Computational ... |
Capítulo de Libro
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits
(Springer, 2003)
The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ... |
Artículo
Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)
(Springer, 2002)
In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ... |
Capítulo de Libro
Measurement of the Switching Activity of CMOS Digital Circuits at the Gate Level
(Springer, 2002)
Accurate estimation of switching activity is very important in digital circuits. In this paper we present a comparison ... |
Capítulo de Libro
Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level
(Springer, 2002)
This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current ... |
Ponencia
AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model
(IEEE Computer Society, 2001)
As delay models used in logic timing simulation become more and more complex, the problem of model parameter values ... |
Ponencia
Gate-Level Simulation of CMOS Circuits Using the IDDM Model
(IEEE Computer Society, 2001)
Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the ... |
Ponencia
HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model
(IEEE Computer Society, 2001)
This communication presents HALOTIS, a novel high accuracy logic timing simulation tool, that incorporates a new simulation ... |
Tesis Doctoral
Degradación del retraso de propagación en puertas lógicas CMOS VLSI
(2000)
La evolución en la tecnología de circuitos VLSI da lugar, entre otras cosas, a un aumento en la escala de integración ... |
Ponencia
Inertial and Degradation Delay Model for CMOS Logic Gates
(IEEE Computer Society, 2000)
The authors present the Inertial and Degradation Delay Model (IDDM) for CMOS digital simulation. The model combines the ... |
Capítulo de Libro
Degradation Delay Model Extension to CMOS Gates
(Springer, 2000)
This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ... |
Capítulo de Libro
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits
(Springer, 2000)
This communication shows the influence of clocking schemes on the digital switching noise generation. It will be shown how ... |
Ponencia
Concepción de un microprocesador: de la especificación a la realización
(Universidad Politécnica de Madrid, 2000)
|
Artículo
Aprendiendo a diseñar circuitos integrados digitales mediante el uso del ordenador
(Universidad de Sevilla, 1999)
En este trabajo se presenta una experiencia docente encaminada a mejorar la asimilación por parte de los alumnos de algunos ... |
Ponencia
Delay degradation effect in submicronic CMOS inverters
(Université Catholique de Louvain, 1997)
This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ... |
Artículo
Analysis of Metastable Operation in a CMOS Dynamic D-Latch
(Springer, 1997)
Nowadays, metastability is becoming a serious problem in high-performance VLSI design, mainly due to the relatively-high ... |