Data

NameGuerrero Martos, David
DepartmentTecnología Electrónica
Knowledge areaTecnología Electrónica
Professional categoryProfesor Contratado Doctor
E-mailRequest
           

  Statistics

  • Items

    48

  • Visits

    2958

  • Downloads

    4251

  Publications

 

Article
Icon

Embedded LUKS (E-LUKS): A Hardware Solution to IoT Security

Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián; Guerrero Martos, David; Ostúa Arangüena, Enrique (MDPI, 2021-01-01)
The Internet of Things (IoT) security is one of the most important issues developers have to face. Data tampering must be ...
Article
Icon

An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation

Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Viejo Cortés, Julián; Juan Chico, Jorge (IEEE Computer Society, 2021-01-01)
This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ...
Article
Icon

Address-encoded byte order

Guerrero Martos, David; Cano Quiveu, Germán; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Elsevier, 2020-01-01)
Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least significant ...
Article
Icon

Using the complement of the cosine to compute trigonometric functions

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Springer, 2020-01-01)
The computation of the sine and cosine functions is required in devices ranging from application-specific signal processors ...
Article
Icon

High-Performance Time Server Core for FPGA System-on-Chip

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Cano Quiveu, Germán (MDPI, 2019-01-01)
This paper presents the complete design and implementation of a low-cost, low-footprint, network time protocol server core ...
Article
Icon

Minimalistic SDHC-SPI hardware reader module for boot loader applications

Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián; Guerrero Martos, David (Elsevier, 2017-01-01)
This paper introduces a low-footprint full hardware boot loading solution for FPGA-based Programmable Systems on Chip. The ...
Presentation
Icon

Building a basic membrane computer

Millán Calderón, Alejandro; Viejo Cortés, Julián; Quirós Carmona, Juan; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ostúa Arangüena, Enrique (Fénix, 2016-01-01)
In this work, we present the building of two well-known membrane com- puters (squares generator and divisor test). Although ...
Presentation
Icon

evercodeML: a formal language for SoC integration

Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián (IEEE Computer Society, 2015-01-01)
Complex SoC design devote a great part of the developing time to module integration tasks. The necessity of automating ...
Article
Icon

NanoFS: a hardware-oriented file system

Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Guerrero Martos, David (IEEE Computer Society, 2013-01-01)
NanoFS is a novel file system for embedded systems and storage-class memories (like flash) and is specially designed to be ...
PhD Thesis
Icon

Técnicas de Implementación de Circuitos Integrados Digitales CMOS de Alta Velocidad de Operación y Bajo Consumo de Potencia

Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David (2012-01-01)
Presentation
Icon

Implementation of a hardware and software framework for a simple academic processor

Ruiz Páez, Jonathan; Guerrero Martos, David; Gómez González, Isabel María; Viejo Cortés, Julián (IEEE Computer Society, 2012-01-01)
An academic processor to be used in the “Computer Structure” subject has been developed in this work. During the lab ...
Presentation
Icon

Experiencia de renovación metodológica en la enseñanza de la electrónica digital básica

Juan Chico, Jorge; Ostúa Arangüena, Enrique; Guerrero Martos, David (Universidad de Vigo, 2012-01-01)
Esta contribución presenta una experiencia sobre el proceso de adaptación de una asignatura de electrónica digital básica ...
Presentation
Icon

Methodology Updating Experience in Basic Digital Electronics Teaching

Juan Chico, Jorge; Ostúa Arangüena, Enrique; Guerrero Martos, David (IEEE Computer Society, 2012-01-01)
This contribution describes the experience of updating a basic digital electronics course in a Computer Science grade as a ...
Chapter of Book
Icon

Open Development Platform for Embedded Systems

Maad, Soha; Ostúa Arangüena, Enrique; Muñoz Rivera, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro (IntechOpen, 2012-01-01)
Presentation
Icon

Implementación de un procesador académico simple así como de un entorno de programación y depuración para el mismo

Ruiz, J.; Guerrero Martos, David; Gómez González, Isabel María; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2012-01-01)
En este trabajo se desarrolla un procesador académico para su uso en la asignatura Estructura de Computadores de primer ...
Presentation
Icon

Python as a hardware description language: A case study

Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Guerrero Martos, David; Decaluwe, J. (IEEE Computer Society, 2011-01-01)
Many people may see the development of software and hardware like different disciplines. However, there are great similarities ...
Presentation
Icon

Implementation of a configuration server for a hardware SNTP synchronization platform based on FPGA

Quirós Carmona, Juan; Viejo Cortés, Julián; Millán Calderón, Alejandro; Muñoz Rivera, Alejandro; Villar de Ossorno, José Ignacio; Guerrero Martos, David (IEEE Computer Society, 2011-01-01)
This paper presents the implementation of a configuration server for a SNTP synchronization platform which implements accurate ...
Presentation
Icon

Delay and power consumption of static bulk-CMOS gates using independent bodies

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2009-01-01)
Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ...
Chapter of Book
Icon

Power Dissipation Associated to Internal Effect Transitions in Static CMOS Gates

Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián (Springer, 2008-01-01)
Power modeling techniques have traditionally neglected the main part of the energy consumed in the internal nodes of static ...
Presentation
Icon

Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution

Muñoz, A.; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Guerrero Martos, David (IEEE Computer Society, 2008-01-01)
This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ...
Presentation
Icon

Design and Implementation of a SNTP Client on FPGA

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Guerrero Martos, David (IEEE Computer Society, 2008-01-01)
This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments fully ...
Presentation
Icon

Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC

Muñoz Rivera, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Guerrero Martos, David (Universidad de Zaragoza, 2008-01-01)
Este trabajo presenta el desarrollo de un sistema de radiocontrol para un coche teledirigido. Se trata de un circuito que, ...
Presentation
Icon

La primera experiencia en el diseño de sistemas digitales sobre FPGAs

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David; Muñoz Rivera, Alejandro (Universidad de Zaragoza, 2008-01-01)
Se presenta una práctica de introducción al diseño de sistemas digitales sobre FPGAs. El objetivo es que se pueda realizar ...
Presentation
Icon

La primera experiencia en el diseño de sistemas digitales sobre FPGAs

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David; Muñoz, A. (Universidad Politécnica de Madrid, 2008-01-01)
Se presenta una práctica de introducción al diseño de sistemas digitales sobre FPGAs. El objetivo es que se pueda realizar ...
Chapter of Book
Icon

Static Power Consumption in CMOS Gates Using Independent Bodies

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2007-01-01)
It has been reported that the use of independent body terminals for series transistors in static bulk-CMOS gates improves ...
Presentation
Icon

Design of a FFT/IFFT module as an IP core suitable for embedded systems

Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007-01-01)
In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
Presentation
Icon

Automatic logic synthesis for parallel alternating latches clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (SPIE Digital Library, 2007-01-01)
This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
Presentation
Icon

Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements

Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IEEE Computer Society, 2006-01-01)
This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ...
Article
Icon

Automated performance evaluation of skew-tolerant clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Taylor and Francis Online, 2006-01-01)
In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ...
Presentation
Icon

Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.

Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006-01-01)
Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de un ...
Presentation
Icon

Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IBERCHIP, 2006-01-01)
Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ...
Presentation
Icon

Diseño e implementación de SOPC basados en el microprocesador Picoblaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System on ...
Presentation
Icon

A SoC Design Methodology for LEON2 on FPGA

Ostúa Arangüena, Enrique; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006-01-01)
SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
Presentation
Icon

Diseño e implantación de SoPC basados en el microprocesador PicoBlaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ...
Article
Icon

Application of Internode model to global power consumption estimation in SCMOS gates

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005-01-01)
In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ...
Chapter of Book
Icon

Logic-Level Fast Current Simulation for Digital CMOS Circuits

Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005-01-01)
Nowadays, verification of digital integrated circuit has been focused more and more from the timing and area field to ...
Presentation
Icon

Formación de profesores noveles en tecnología electrónica: una primera aproximación

Correa Manfredi, Juliana; Barbancho Concejero, Julio; Guerrero Martos, David; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Universidad de Sevilla, Instituto de Ciencias de la Educación, 2005-01-01)
Los profesores universitarios de áreas científicas y técnicas están cada vez más preocupados por desarrollar adecuadamente ...
Presentation
Icon

Efficient Design of a FFT/IFFT-64 Module on ASIC

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (IBERCHIP, 2005-01-01)
In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick and ...
Presentation
Icon

Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005-01-01)
Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...
Presentation
Icon

Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL

Franco, Ezequiel; Montero, Fernando; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Guerrero Martos, David; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ...
Presentation
Icon

Seguridad en Internet: web spoofing

Nuñez, José L.; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se estudia la técnica Web Spoofing como método de ataque a través de Internet. Se trata de una variante ...
Presentation
Icon

Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.

Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar, José Ignacio (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ...
Presentation
Icon

ADKI: un sistema web de adquisición de datos bajo Linux

Jurado Maqueda, Pedro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique (Universidad Politécnica de Valencia, 2004-01-01)
Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ...
Article
Icon

Signal Sampling Based Transition Modeling for Digital Gates Characterization

Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique (Springer, 2004-01-01)
Current characterization methods introduce an important error in the measurement process. In this paper, we present a novel ...
Presentation
Icon

Internode: Internal Node Logic Computational Model

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2003-01-01)
In this work, we present a computational behavioral model for logic gates called Internode (Internal Node Logic Computational ...
Chapter of Book
Icon

Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits

Guerrero Martos, David; Wilke, G.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Springer, 2003-01-01)
The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ...
Article
Icon

Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)

Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Springer, 2002-08-27)
In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ...
Chapter of Book
Icon

Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level

Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David (Springer, 2002-01-01)
This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current ...