Data

NameViejo Cortés, Julián
DepartmentTecnología Electrónica
Knowledge areaTecnología Electrónica
Professional categoryProfesor Contratado Doctor
E-mailRequest
           

  Statistics

  • Items

    47

  • Visits

    3117

  • Downloads

    6596

  Publications

 

Article
Icon

Embedded LUKS (E-LUKS): A Hardware Solution to IoT Security

Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián; Guerrero Martos, David; Ostúa Arangüena, Enrique (MDPI, 2021-01-01)
The Internet of Things (IoT) security is one of the most important issues developers have to face. Data tampering must be ...
Article
Icon

An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation

Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Viejo Cortés, Julián; Juan Chico, Jorge (IEEE Computer Society, 2021-01-01)
This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ...
Article
Icon

Address-encoded byte order

Guerrero Martos, David; Cano Quiveu, Germán; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Elsevier, 2020-01-01)
Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least significant ...
Article
Icon

Using the complement of the cosine to compute trigonometric functions

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Springer, 2020-01-01)
The computation of the sine and cosine functions is required in devices ranging from application-specific signal processors ...
Article
Icon

High-Performance Time Server Core for FPGA System-on-Chip

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Cano Quiveu, Germán (MDPI, 2019-01-01)
This paper presents the complete design and implementation of a low-cost, low-footprint, network time protocol server core ...
Article
Icon

Minimalistic SDHC-SPI hardware reader module for boot loader applications

Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián; Guerrero Martos, David (Elsevier, 2017-01-01)
This paper introduces a low-footprint full hardware boot loading solution for FPGA-based Programmable Systems on Chip. The ...
PhD Thesis
Icon

Implementación sobre hardware reconfigurable de una arquitectura no determinista, paralela y distribuida de alto rendimiento, basada en modelos de computación con membranas

Millán Calderón, Alejandro; Viejo Cortés, Julián; Quirós Carmona, Juan (2016-01-26)
En este documento se presenta el trabajo de tesis doctoral realizado dentro del Programa de Doctorado “Informática Industrial” ...
Presentation
Icon

Building a basic membrane computer

Millán Calderón, Alejandro; Viejo Cortés, Julián; Quirós Carmona, Juan; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ostúa Arangüena, Enrique (Fénix, 2016-01-01)
In this work, we present the building of two well-known membrane com- puters (squares generator and divisor test). Although ...
Article
Icon

Fast Hardware Implementations of Static P Systems

Quirós Carmona, Juan; Verlan, Sergey; Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús (2016-01-01)
In this article we present a simulator of non-deterministic static P systems using Field Programmable Gate Array (FPGA) ...
Presentation
Icon

Procesamiento de bioseñales: un enfoque práctico

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Merino Monge, Manuel; Gómez González, Isabel María; Molina Cantero, Alberto Jesús (Universidad de Sevilla, 2016-01-01)
La disciplina de procesamiento de bioseñales aparca un amplio y complejo espectro de conocimientos. El diseño de sesiones ...
Presentation
Icon

Aplicaciones docentes del diseño de un pico-procesador

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Valencia Barrero, Manuel (Universidad de Sevilla, 2016-01-01)
El conocimiento de la estructura interna y del mecanismo de funcionamiento de microprocesadores es una parte muy importante ...
Presentation
Icon

Creación de carteles autoexplicativos para laboratorios de electrónica

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (Universidad de Sevilla, 2016-01-01)
Se presenta un proyecto cuyo objetivo ha sido ha sido la creación de carteles que, a modo de tutoriales resumidos, muestran ...
Presentation
Icon

Metodología PBL en modo colaborativo aplicada al diseño de un SoC

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique (Universidad de Sevilla, 2016-01-01)
Dado el carácter principalmente práctico en las asignaturas de los másteres universitarios la metodología PBL es ampliamente ...
Presentation
Icon

Metodología de evaluación continua para grupos numerosos en Procesamiento de Señales Multimedia

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Molina Cantero, Alberto Jesús; Mora Merchán, Javier María; Cabrera Cabrera, Rafael; Rivera Romero, Octavio; Gómez González, Isabel María; Merino Monge, Manuel (Universidad de Sevilla, 2016-01-01)
La asignatura de Procesamiento de Señales Multimedia utiliza una metodología de evaluación continua consistente en la ...
Presentation
Icon

evercodeML: a formal language for SoC integration

Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián (IEEE Computer Society, 2015-01-01)
Complex SoC design devote a great part of the developing time to module integration tasks. The necessity of automating ...
Presentation
Icon

Application of virtualization technology to the study of quality of service techniques

Quirós Carmona, Juan; Ruiz de Clavijo Vázquez, Paulino; Carrasco Muñoz, Alejandro; Viejo Cortés, Julián; Millán Calderón, Alejandro (IEEE Computer Society, 2014-01-01)
In this article, the teaching of quality of service mechanisms in packet-switched networks is presented. To this end, a ...
Presentation
Icon

Aplicación de la Virtualización al estudio de técnicas de Calidad de Servicio - QoS

Quirós Carmona, Juan; Ruiz de Clavijo Vázquez, Paulino; Carrasco Muñoz, Alejandro; Viejo Cortés, Julián; Millán Calderón, Alejandro (Universidad de Deusto, 2014-01-01)
Este trabajo abarca la aplicación de técnicas de calidad de servicio en redes de conmutación de paquetes. Para ello se ...
Article
Icon

NanoFS: a hardware-oriented file system

Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Guerrero Martos, David (IEEE Computer Society, 2013-01-01)
NanoFS is a novel file system for embedded systems and storage-class memories (like flash) and is specially designed to be ...
Chapter of Book
Icon

Network Time Synchronization: A Full Hardware Approach

Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús (Springer, 2012-01-01)
Complex digital systems are typically built on top of several abstraction levels: digital, RTL, computer, operating system ...
Article
Icon

Long-term on-chip verification of systems with logical events scattered in time

Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Quirós Carmona, Juan (Elsevier, 2012-01-01)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the longterm verification ...
Presentation
Icon

Implementation of a hardware and software framework for a simple academic processor

Ruiz Páez, Jonathan; Guerrero Martos, David; Gómez González, Isabel María; Viejo Cortés, Julián (IEEE Computer Society, 2012-01-01)
An academic processor to be used in the “Computer Structure” subject has been developed in this work. During the lab ...
Article
Icon

Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IEEE Computer Society, 2011-01-01)
Discrete microprocessor-based equipment is a typical synchronization system on the market which implements the most ...
PhD Thesis
Icon

Diseño e Implementación sobre FPGA de Sistemas Digitales de bajo coste para la Sincronización de Equipos sobre Redes de Comunicación usando el protocolo SNTP

Juan Chico, Jorge; Millán Calderón, Alejandro; Viejo Cortés, Julián (2011-01-01)
En este documento se presenta el trabajo de tesis doctoral realizado dentro del Programa de Doctorado "Informática Industrial" ...
Presentation
Icon

Python as a hardware description language: A case study

Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Guerrero Martos, David; Decaluwe, J. (IEEE Computer Society, 2011-01-01)
Many people may see the development of software and hardware like different disciplines. However, there are great similarities ...
Presentation
Icon

Implementation of a configuration server for a hardware SNTP synchronization platform based on FPGA

Quirós Carmona, Juan; Viejo Cortés, Julián; Millán Calderón, Alejandro; Muñoz Rivera, Alejandro; Villar de Ossorno, José Ignacio; Guerrero Martos, David (IEEE Computer Society, 2011-01-01)
This paper presents the implementation of a configuration server for a SNTP synchronization platform which implements accurate ...
Presentation
Icon

Design and implementation of a suitable core for on-chip long-term verification

Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique (IEEE Computer Society, 2010-01-01)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification ...
Presentation
Icon

Implementación sobre FPGA de un cliente SNTP de bajo coste y alta precisión

Viejo Cortés, Julián; Juan Chico, Jorge; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar de Ossorno, José Ignacio; Quirós Carmona, Juan (Universidad de Alcalá, 2009-01-01)
Este trabajo presenta el diseño y la implementación sobre FPGA de un cliente SNTP compacto, de bajo coste y alta precisión, ...
Chapter of Book
Icon

Power Dissipation Associated to Internal Effect Transitions in Static CMOS Gates

Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián (Springer, 2008-01-01)
Power modeling techniques have traditionally neglected the main part of the energy consumed in the internal nodes of static ...
Presentation
Icon

Digital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft Core

Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008-01-01)
In this paper we present a design of a peripheral for MicroBlaze soft core processor as part of a R+D project carried out ...
Presentation
Icon

Design and Implementation of a SNTP Client on FPGA

Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Guerrero Martos, David (IEEE Computer Society, 2008-01-01)
This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments fully ...
Presentation
Icon

Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC

Muñoz Rivera, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Guerrero Martos, David (Universidad de Zaragoza, 2008-01-01)
Este trabajo presenta el desarrollo de un sistema de radiocontrol para un coche teledirigido. Se trata de un circuito que, ...
Presentation
Icon

Implementation of a FFT/IFFT Module on FPGA: Comparison of Methodologies

Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008-01-01)
In this work, we have compared three different methodologies for the implementation of a FFT/IFFT module on FPGA: VHDL ...
Presentation
Icon

La primera experiencia en el diseño de sistemas digitales sobre FPGAs

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David; Muñoz Rivera, Alejandro (Universidad de Zaragoza, 2008-01-01)
Se presenta una práctica de introducción al diseño de sistemas digitales sobre FPGAs. El objetivo es que se pueda realizar ...
Chapter of Book
Icon

Static Power Consumption in CMOS Gates Using Independent Bodies

Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2007-01-01)
It has been reported that the use of independent body terminals for series transistors in static bulk-CMOS gates improves ...
Presentation
Icon

Design of a FFT/IFFT module as an IP core suitable for embedded systems

Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007-01-01)
In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
Presentation
Icon

Automatic logic synthesis for parallel alternating latches clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (SPIE Digital Library, 2007-01-01)
This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
Presentation
Icon

Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements

Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IEEE Computer Society, 2006-01-01)
This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ...
Article
Icon

Automated performance evaluation of skew-tolerant clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Taylor and Francis Online, 2006-01-01)
In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ...
Presentation
Icon

Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.

Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006-01-01)
Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de un ...
Presentation
Icon

Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IBERCHIP, 2006-01-01)
Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ...
Presentation
Icon

Diseño e implementación de SOPC basados en el microprocesador Picoblaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System on ...
Presentation
Icon

A SoC Design Methodology for LEON2 on FPGA

Ostúa Arangüena, Enrique; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006-01-01)
SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
Presentation
Icon

Diseño e implantación de SoPC basados en el microprocesador PicoBlaze

Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ...
Article
Icon

Application of Internode model to global power consumption estimation in SCMOS gates

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005-01-01)
In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ...
Chapter of Book
Icon

Logic-Level Fast Current Simulation for Digital CMOS Circuits

Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005-01-01)
Nowadays, verification of digital integrated circuit has been focused more and more from the timing and area field to ...
Presentation
Icon

Efficient Design of a FFT/IFFT-64 Module on ASIC

Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (IBERCHIP, 2005-01-01)
In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick and ...
Presentation
Icon

Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes

Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005-01-01)
Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...