• Ponencia
      Icon

      A methodological proposal for the Digital Electronics subject laboratory 

      Gómez González, Isabel María; Juan Chico, Jorge; Castro García, Juan Antonio; Merino Monge, Manuel; Molina Cantero, Alberto Jesús (IEE Xplore, 2022)
      This paper describes a proposal for teaching the digital electronics laboratory that combines the traditional method based ...
    • Ponencia
      Icon

      A SoC Design Methodology for LEON2 on FPGA 

      Ostúa Arangüena, Enrique; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006)
      SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
    • Ponencia
      Icon

      ADKI: un sistema web de adquisición de datos bajo Linux 

      Jurado Maqueda, Pedro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique (Universidad Politécnica de Valencia, 2004)
      Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ...
    • Ponencia
      Icon

      Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes 

      Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005)
      Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...
    • Ponencia
      Icon

      Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica. 

      Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar, José Ignacio (Universidad Politécnica de Valencia, 2004)
      En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ...
    • Ponencia
      Icon

      Aplicaciones docentes del diseño de un pico-procesador 

      Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Valencia Barrero, Manuel (Universidad de Sevilla, 2016)
      El conocimiento de la estructura interna y del mecanismo de funcionamiento de microprocesadores es una parte muy importante ...
    • Ponencia
      Icon

      AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model 

      Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (IEEE Computer Society, 2001)
      As delay models used in logic timing simulation become more and more complex, the problem of model parameter values ...
    • Ponencia
      Icon

      Automatic logic synthesis for parallel alternating latches clocking schemes 

      Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (SPIE Digital Library, 2007)
      This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
    • Ponencia
      Icon

      Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution 

      Muñoz, A.; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Guerrero Martos, David (IEEE Computer Society, 2008)
      This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ...
    • Capítulo de Libro
      Icon

      Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits 

      Guerrero Martos, David; Wilke, G.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Springer, 2003)
      The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ...
    • Ponencia
      Icon

      Concepción de un microprocesador: de la especificación a la realización 

      Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José (Universidad Politécnica de Madrid, 2000)
    • Ponencia
      Icon

      Creación de carteles autoexplicativos para laboratorios de electrónica 

      Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (Universidad de Sevilla, 2016)
      Se presenta un proyecto cuyo objetivo ha sido ha sido la creación de carteles que, a modo de tutoriales resumidos, muestran ...
    • Ponencia
      Icon

      Delay and power consumption of static bulk-CMOS gates using independent bodies 

      Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2009)
      Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ...
    • Ponencia
      Icon

      Delay degradation effect in submicronic CMOS inverters 

      Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Barriga Barros, Ángel; Valencia Barrero, Manuel (Université Catholique de Louvain, 1997)
      This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ...
    • Ponencia
      Icon

      Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas. 

      Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006)
      Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de ...
    • Ponencia
      Icon

      Design and Implementation of a SNTP Client on FPGA 

      Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Guerrero Martos, David (IEEE Computer Society, 2008)
      This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments ...
    • Ponencia
      Icon

      Design and implementation of a suitable core for on-chip long-term verification 

      Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique (IEEE Computer Society, 2010)
      Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification ...
    • Ponencia
      Icon

      Design of a FFT/IFFT module as an IP core suitable for embedded systems 

      Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007)
      In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
    • Ponencia
      Icon

      Digital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft Core 

      Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008)
      In this paper we present a design of a peripheral for MicroBlaze soft core processor as part of a R+D project carried ...
    • Ponencia
      Icon

      Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL 

      Franco, Ezequiel; Montero, Fernando; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Guerrero Martos, David; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004)
      En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ...