- idUS
- Listar por autor
Listar por autor "Bellido Díaz, Manuel Jesús"
Mostrando ítems 21-40 de 82
-
Capítulo de Libro
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits
Guerrero Martos, David; Wilke, G.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Springer, 2003)The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ...
-
Ponencia
Concepción de un microprocesador: de la especificación a la realización
Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José (Universidad Politécnica de Madrid, 2000) -
Tesis Doctoral
Degradación del retraso de propagación en puertas lógicas CMOS VLSI
Juan Chico, Jorge (2000-10-20)La evolución en la tecnología de circuitos VLSI da lugar, entre otras cosas, a un aumento en la escala de integración ...
-
Capítulo de Libro
Degradation Delay Model Extension to CMOS Gates
Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (Springer, 2000)This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ...
-
Ponencia
Delay and power consumption of static bulk-CMOS gates using independent bodies
Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2009)Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ...
-
Ponencia
Delay degradation effect in submicronic CMOS inverters
Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Barriga Barros, Ángel; Valencia Barrero, Manuel (Université Catholique de Louvain, 1997)This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ...
-
Ponencia
Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.
Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006)Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de ...
-
Ponencia
Design and Implementation of a SNTP Client on FPGA
Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Guerrero Martos, David (IEEE Computer Society, 2008)This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments ...
-
Ponencia
Design and implementation of a suitable core for on-chip long-term verification
Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique (IEEE Computer Society, 2010)Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification ...
-
Ponencia
Design of a FFT/IFFT module as an IP core suitable for embedded systems
Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007)In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
-
Ponencia
Determinación del coeficiente de resolución en biestables RS CMOS
Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José; Barriga Barros, Ángel (Universidad Politécnica de Madrid. Laboratorio de Sistemas Integrados, 1992)El diseño de biestables con riesgo de metaestabilidad requiere que posean coeficientes de resolución adecuados. En este ...
-
Ponencia
Digital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft Core
Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008)In this paper we present a design of a peripheral for MicroBlaze soft core processor as part of a R+D project carried ...
-
Ponencia
Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL
Franco, Ezequiel; Montero, Fernando; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Guerrero Martos, David; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004)En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ...
-
Ponencia
Diseño e implantación de SoPC basados en el microprocesador PicoBlaze
Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006)Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ...
-
Ponencia
Diseño e implementación de SOPC basados en el microprocesador Picoblaze
Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006)Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System ...
-
Ponencia
Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze
Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IBERCHIP, 2006)Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ...
-
Patente. Invención
Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo
Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Oficina Española de Patentes y Marcas (OEPM), 2021-11-19)Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo. En este documento se detalla un ...
-
Capítulo de Libro
Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level
Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David (Springer, 2002)This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current ...
-
Ponencia
Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements
Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IEEE Computer Society, 2006)This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ...
-
Ponencia
Efficient Design of a FFT/IFFT-64 Module on ASIC
Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (IBERCHIP, 2005)In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick ...