Patent
Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria
Inventor | Senhadji Navarro, Raouf
![]() ![]() ![]() ![]() ![]() ![]() ![]() García Vargas, Ignacio ![]() ![]() ![]() ![]() ![]() ![]() ![]() |
Department | Universidad de Sevilla. Arquitectura y Tecnología de Computadores |
Management Entity | Oficina Española de Patentes y Marcas |
Patent No. | ES2569129B2 |
Owner entity | Universidad de Sevilla |
Grant date | 2016-05-06 |
Deposit Date | 2022-11-04 |
Abstract | Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria que comprende una pluralidad de circuitos digitales organizados en dos niveles de memoria: principal y secundaria. El reconocedor de la invención ... Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria que comprende una pluralidad de circuitos digitales organizados en dos niveles de memoria: principal y secundaria. El reconocedor de la invención permite identificar un conjunto |
Files | Size | Format | View | Description |
---|---|---|---|---|
file_1.pdf | 2.218Mb | ![]() | View/ | |
![Espacenet](/themes/idUS/images/URI/espacenet.png)