Artículo
Efficient realisation of MOS-NDR threshold logic gates
Autor/es | Núñez Martínez, Juan
Avedillo de Juan, María José Quintana Toledo, José María |
Departamento | Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo |
Fecha de publicación | 2009-11-05 |
Fecha de depósito | 2024-01-09 |
Publicado en |
|
Resumen | A novel realisation of inverted majority gates based on a programmable
MOS-NDR device is presented. A comparison, in terms of area
and power consumption, has been performed to demonstrate that the
proposed circuit is ... A novel realisation of inverted majority gates based on a programmable MOS-NDR device is presented. A comparison, in terms of area and power consumption, has been performed to demonstrate that the proposed circuit is more efficient than a similar reported structure. |
Agencias financiadoras | Gobierno de España Junta de Andalucía |
Identificador del proyecto | NDR, TEC2007-67245/MIC
Proyecto de Excelencia TIC-2961 |
Cita | Núñez Martínez, J., Avedillo de Juan, M.J. y Quintana Toledo, J.M. (2009). Efficient realisation of MOS-NDR threshold logic gates. Electronics Letters, 45 (23). https://doi.org/10.1049/el.2009.1651. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
Efficient realisation of MOS-NDR ... | 130.7Kb | [PDF] | Ver/ | Versión aceptada |
Este registro aparece en las siguientes colecciones
Este documento está protegido por los derechos de propiedad intelectual e industrial. Sin perjuicio de las exenciones legales existentes, queda prohibida su reproducción, distribución, comunicación pública o transformación sin la autorización del titular de los derechos, a menos que se indique lo contrario.