- idUS
- Listar por autor
Listar por autor "Ruiz de Clavijo Vázquez, Paulino"
Mostrando ítems 21-40 de 57
-
Ponencia
Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC
Muñoz Rivera, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Guerrero Martos, David (Universidad de Zaragoza, 2008)Este trabajo presenta el desarrollo de un sistema de radiocontrol para un coche teledirigido. Se trata de un circuito ...
-
Ponencia
Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.
Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006)Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de ...
-
Ponencia
Design and Implementation of a SNTP Client on FPGA
Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Guerrero Martos, David (IEEE Computer Society, 2008)This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments ...
-
Ponencia
Design of a FFT/IFFT module as an IP core suitable for embedded systems
Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007)In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
-
Ponencia
Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL
Franco, Ezequiel; Montero, Fernando; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Guerrero Martos, David; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004)En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ...
-
Ponencia
Diseño e implantación de SoPC basados en el microprocesador PicoBlaze
Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006)Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ...
-
Ponencia
Diseño e implementación de SOPC basados en el microprocesador Picoblaze
Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006)Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System ...
-
Ponencia
Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze
Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IBERCHIP, 2006)Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ...
-
Patente. Invención
Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo
Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Oficina Española de Patentes y Marcas (OEPM), 2021-11-19)Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo. En este documento se detalla un ...
-
Capítulo de Libro
Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level
Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David (Springer, 2002)This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current ...
-
Ponencia
Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements
Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IEEE Computer Society, 2006)This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ...
-
Ponencia
Efficient Design of a FFT/IFFT-64 Module on ASIC
Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (IBERCHIP, 2005)In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick ...
-
Ponencia
Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia
Viejo Cortés, Julián; Carrasco Muñoz, Alejandro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Cano Quiveu, Germán (Instituto Superior de Engenharia do Porto (ISEP), 2020)En la Sociedad de la Información actual, Internet está presente en la mayoría de las actividades cotidianas que realizan ...
-
Artículo
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation
Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IEEE Computer Society, 2011)Discrete microprocessor-based equipment is a typical synchronization system on the market which implements the most ...
-
Ponencia
Gate-Level Simulation of CMOS Circuits Using the IDDM Model
Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2001)Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the ...
-
Ponencia
HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model
Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2001)This communication presents HALOTIS, a novel high accuracy logic timing simulation tool, that incorporates a new simulation ...
-
Ponencia
Implementación sobre FPGA de un cliente SNTP de bajo coste y alta precisión
Viejo Cortés, Julián; Juan Chico, Jorge; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar de Ossorno, José Ignacio; Quirós Carmona, Juan (Universidad de Alcalá, 2009)Este trabajo presenta el diseño y la implementación sobre FPGA de un cliente SNTP compacto, de bajo coste y alta precisión, ...
-
Ponencia
Implementation of a FFT/IFFT Module on FPGA: Comparison of Methodologies
Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008)In this work, we have compared three different methodologies for the implementation of a FFT/IFFT module on FPGA: VHDL ...
-
Ponencia
Inertial and Degradation Delay Model for CMOS Logic Gates
Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2000)The authors present the Inertial and Degradation Delay Model (IDDM) for CMOS digital simulation. The model combines the ...
-
Ponencia
Internode: Internal Node Logic Computational Model
Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2003)In this work, we present a computational behavioral model for logic gates called Internode (Internal Node Logic Computational ...