Diseño e implementación de interfaz SPI de muy bajo consumo

Abstract

El continuo escalado de los procesos de fabricación de semiconductores supone un enorme impacto en el diseño e integración de la electrónica integrada actual. Esta evolución ha provocado el aumento de la funcionalidad dentro de los CIs, y un incremento de la complejidad; a su vez es necesario una rápida comunicación en serie que permita comunicar en bajo consumo los elementos que componen los circuitos integrados. Por esta razón, se propone el diseño, implementación y verificación de un interfaz de comunicación en serie de bajo consumo y alta velocidad (QSPI) mediante el lenguaje de descripción hardware (VHDL). En primer lugar, se diseñará el sistema de comunicación modular que permitirá integrar la doble modalidad de comunicación en serie de baja velocidad (SPI) y de alta velocidad (QSPI), usando técnicas de reducción de consumo en circuitos digitales tales como Clock Gatin y Power Gating. Tras el diseño y la implementación, se desarrollará una serie de tests con varias técnicas de validación que nos permitirán cuantificar los resultados obtenidos en las diversas simulaciones. Por último, centraremos nuestro trabajo en la síntesis de nuestro sistema y en la creación del esquemático resultante, y una comprobación de la funcionalidad obtenida sobre este.

The continuous escalation of semiconductor manufacturing processes has a huge impact on the design and integration of current integrated circuits. This evolution has caused an increase in functionality within ICs, and an increase in complexity; At the same time, fast serial communication is necessary to communicate the elements which make up the integrated circuits in low consumption. For this reason, the design, implementation and verification of a low-power and high-speed serial communication interface (QSPI) through the hardware description language (VHDL) is proposed. In the first place, the modular communication system will be designed that will allow the integration of the double low speed and high-speed serial communication mode: SPI y QSPI, using consumption reduction techniques in digital circuits such as Clock Gatin and Power Gating After the design and implementation, a series of tests will be developed with several validation techniques that will allow us to quantify the results obtained in various simulations. Finally, we will focus our work on the synthesis of our system and the creation of the resulting schematic, and a check of the functionality obtained on it too.