dc.creator | Linares Barranco, Alejandro | es |
dc.creator | Paz Vicente, Rafael | es |
dc.creator | Vicente Díaz, Saturnino | es |
dc.creator | Rodríguez Jodar, Miguel Ángel | es |
dc.creator | Díaz del Río, Fernando | es |
dc.date.accessioned | 2018-05-28T10:18:28Z | |
dc.date.available | 2018-05-28T10:18:28Z | |
dc.date.issued | 2000 | |
dc.identifier.citation | Linares Barranco, A., Paz Vicente, R., Vicente Díaz, S., Rodríguez Jodar, M.Á. y Díaz del Río, F. (2000). Análisis a Bajo Nivel de Procesadores Superescalares Reales. En JENUI 2000: VI Jornadas de enseñanza universitaria de la informática (437-440), Alcalá de Henares, España: Universidad de Alcalá de Henares. Servicio de Publicaciones. | |
dc.identifier.isbn | 8481384097 | es |
dc.identifier.uri | https://hdl.handle.net/11441/75223 | |
dc.description.abstract | En esta ponencia-demo se presenta una práctica
donde se analiza la influencia en el tiempo de
ejecución de algunas optimizaciones sobre el
código máquina para procesadores reales (familia
Intel Pentium). Se propone el estudio del efecto
del emparejamiento de instrucciones y de las
dependencias entre registros, la aceleración
obtenida con el desenrollado de iteraciones, la
comparación entre instrucciones simples (del
núcleo RISC) y complejas, etc. Además todo ello
se ejecuta desde código ensamblador, midiendo el
tiempo y otros eventos directamente sobre los
Pentium, gracias a los contadores internos de
monitorización del rendimiento (“Performance
Monitoring Counters”, PMC) [1] de esta familia
de procesadores. El alumno se enfrenta a las
dificultades que supone trabajar con el sistema
real y a bajo nivel. Se compara con otros métodos
existentes y se describen una serie de rutinas para
acceder a los contadores dando varios ejemplos de
las posibilidades que brindan para el análisis de la
estructura superescalar de estos procesadores. | es |
dc.format | application/pdf | es |
dc.language.iso | spa | es |
dc.publisher | Universidad de Alcalá de Henares. Servicio de Publicaciones | es |
dc.relation.ispartof | JENUI 2000: VI Jornadas de enseñanza universitaria de la informática (2000), p 437-440 | |
dc.rights | Atribución-NoComercial-SinDerivadas 3.0 Estados Unidos de América | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.title | Análisis a Bajo Nivel de Procesadores Superescalares Reales | es |
dc.type | info:eu-repo/semantics/conferenceObject | es |
dcterms.identifier | https://ror.org/03yxnpp24 | |
dc.type.version | info:eu-repo/semantics/submittedVersion | es |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.contributor.affiliation | Universidad de Sevilla. Departamento de Arquitectura y Tecnología de Computadores | es |
dc.contributor.group | Universidad de Sevilla. TEP108: Robotica y Tecnología de Computadores | es |
idus.format.extent | 4 | es |
dc.publication.initialPage | 437 | es |
dc.publication.endPage | 440 | es |
dc.eventtitle | JENUI 2000: VI Jornadas de enseñanza universitaria de la informática | es |
dc.eventinstitution | Alcalá de Henares, España | es |
dc.relation.publicationplace | Alcalá de Henares, España | es |