Artículo
Estudio comparativo de los divisores en la tecnologías CMOS nanométricas
Título alternativo | Comparative study of dividers in CMOS nanotechnologies |
Autor/es | Sassaw, Gashaw
Jiménez Fernández, Carlos Jesús Mora Gutiérrez, José Miguel Valencia Barrero, Manuel |
Departamento | Universidad de Sevilla. Departamento de Tecnología Electrónica |
Fecha de publicación | 2009 |
Fecha de depósito | 2018-04-13 |
Publicado en |
|
Resumen | Son varios los algoritmos de divisores propuestos para su realización en hardware, sin que haya un ‘mejor divisor’.
La búsqueda de un diseño óptimo para cada aplicación específica hace que sea indispensable la investigación ... Son varios los algoritmos de divisores propuestos para su realización en hardware, sin que haya un ‘mejor divisor’. La búsqueda de un diseño óptimo para cada aplicación específica hace que sea indispensable la investigación de los algoritmos existentes a medida que se produce el avance de la tecnología. En este trabajo se presentan los resultados de la caracterización en área, tiempo y consumo de potencia de varias implementaciones de divisores en tecnologías CMOS nanométricas de 90 y 65 nm. Para la implementación se ha utilizado un flujo de diseño ASIC semicustom con elección entre tres voltajes umbrales. Several algorithms have been proposed for the hardware implementation of the division operation, without concluding “the best one”. As the technology evolves, there is a never ending need to explore design tradeoffs ... Several algorithms have been proposed for the hardware implementation of the division operation, without concluding “the best one”. As the technology evolves, there is a never ending need to explore design tradeoffs and alternatives on existing division algorithms. This paper presents the characterization results for the most common digit recurrence division algorithms in 90 and 65 nm CMOS nanotechnologies using ASIC semicustom design flows and triple different voltage (VT) device, measuring area and power consumption. This paper surveys different implementations of dividers in two CMOS nanotechnologies. |
Cita | Sassaw, G., Jiménez Fernández, C.J., Mora Gutiérrez, J.M. y Valencia Barrero, M. (2009). Estudio comparativo de los divisores en la tecnologías CMOS nanométricas. Revista de Ingeniería Electrónica, Automática y Comunicaciones, 30 (2), 20-26. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
Estudio comparativo.pdf | 91.89Kb | [PDF] | Ver/ | |