Data

NameValencia Barrero, Manuel
DepartmentTecnología Electrónica
Knowledge areaTecnología Electrónica
Professional categoryCatedrático de Universidad
E-mailRequest
           

  Statistics

  • Items

    50

  • Visits

    3692

  • Downloads

    4737

  Publications

 

Article
Icon

Breaking Trivium Stream Cipher Implemented in ASIC Using Experimental Attacks and DFA

Potestad Ordoñez, Francisco Eugenio; Valencia Barrero, Manuel; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Jiménez Fernández, Carlos Jesús (MDPI, 2020-12-01)
One of the best methods to improve the security of cryptographic systems used to exchange sensitive information is to ...
Article
Icon

ASIC Design and Power Characterization of Standard and Low Power Multi-Radix Trivium

Mora Gutiérrez, José Miguel; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2020-01-01)
We are presenting the experimental measurements of the power consumption and the maximum frequency in an ASIC prototype ...
Presentation
Icon

Hamming-code based fault detection design methodology for block ciphers

Potestad Ordoñez, Francisco Eugenio; Tena Sánchez, Erica; Chaves, R.; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José; Jiménez Fernández, Carlos Jesús (IEEE Computer Society, 2020-01-01)
Fault injection, in particular Differential Fault Analysis (DFA), has become one of the main methods for exploiting ...
Presentation
Icon

Learning VHDL through teamwork FPGA game design

Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Gallardo Soto, Alejandro; Potestad Ordoñez, Francisco Eugenio; Valencia Barrero, Manuel (IEEE Computer Society, 2020-01-01)
The learning of digital design at the RT level by the students improves with practical work, which can be developed in ...
Article
Icon

An Academic Approach to FPGA Design Based on a Distance Meter Circuit

Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Potestad Ordoñez, Francisco Eugenio; Valencia Barrero, Manuel (IEEE Computer Society, 2020-01-01)
Digital design learning at Register Transfer (RT) level requires practical and complex examples as learning progresses. ...
PhD Thesis
Icon

Vulnerabilidad y análisis diferencial mediante inserción de fallos de cifradores Trivium en FPGA y ASIC.

Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel; Potestad Ordoñez, Francisco Eugenio (2019-03-05)
Las comunicaciones entre dispositivos aumenta día a día y un gran ejemplo de ello es el crecimiento del Internet de las ...
Final Degree Project
Icon

Procesado de señales de audio mediante FPGAs

Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel; Cano García, Emilio (2018-01-01)
En este proyecto se ha implementado un sistema de procesado de señales de audio en una FPGA, con el fin de crear diferentes ...
Presentation
Icon

Medición de distancias como ejemplo práctico de diseño en FPGAs

Rodríguez Valido, Manuel; Peña Fabiani, María de la; Ayala Alfonso, Alejandro José; Estévez Damas, José Ignacio; González González, Carina Soledad; González Hernández, Oswaldo Bernabé; Gutiérrez Rodríguez, Virginia; Magdaleno Castelló, Eduardo; Pérez Navas, Fernando Andrés; Rodríguez Mendoza, Beatriz; Rodríguez Pérez, Silvestre; Sánchez Berriel, Isabel; Albelo Jorge, Néstor; Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Potestad Ordoñez, Francisco Eugenio (Universidad de La Laguna, 2018-01-01)
El aprendizaje de diseño digital a nivel RT requiere de ejemplos prácticos y conforme se avanza en el aprendizaje se precisa ...
Presentation
Icon

Ejemplo de diseño FPGA para medidas de máximas frecuencias de operación

Rodríguez Valido, Manuel; Peña Fabiani, María de la; Ayala Alfonso, Alejandro José; Estévez Damas, José Ignacio; González González, Carina Soledad; González Hernández, Oswaldo Bernabé; Gutiérrez Rodríguez, Virginia; Magdaleno Castelló, Eduardo; Pérez Navas, Fernando Andrés; Rodríguez Mendoza, Beatriz; Rodríguez Pérez, Silvestre; Sánchez Berriel, Isabel; Albelo Jorge, Néstor; Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Potestad Ordoñez, Francisco Eugenio (Universidad de La Laguna, 2018-01-01)
La mejor forma de aprender a diseñar sistemas digitales a nivel RT es haciendo uso de ejemplos prácticos. Además, desde ...
Presentation
Icon

Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher

Potestad Ordoñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Valencia Barrero, Manuel (IEEE Computer Society, 2018-01-01)
The fault injection in ciphers operation is a very successful mechanism to attack them. The inclusion of elements of ...
Final Degree Project
Icon

Sistema para ataques a cifradores Triviums implementados en FPGAs

Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel; Potestad Ordoñez, Francisco Eugenio (2018-01-01)
La información intercambiada diariamente en las redes de comunicación crece de forma exponencial y gran parte de ella está ...
PhD Thesis
Icon

Implementaciones VLSI de cifradores de flujo Trivium de bajo consumo

Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel; Mora Gutiérrez, José Miguel (2017-05-12)
En toda comunicación de datos se hace necesario proteger y garantizar de una manera adecuada la información enviada a ...
Article
Icon

Multiradix Trivium Implementations for Low-Power IoT Hardware

Mora Gutiérrez, José Miguel; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2017-01-01)
The integration of lightweight symmetric encryption is becoming increasingly widespread in very low-power Internet of ...
Article
Icon

Trivium hardware implementations for power reduction

Mora Gutiérrez, José Miguel; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Wiley, 2017-01-01)
This paper describes the use of parallelization techniques to reduce dynamic power consumption in hardware implementations ...
Article
Icon

Vulnerability Analysis of Trivium FPGA Implementations

Potestad Ordoñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2017-01-01)
Today, the large amount of information exchanged among various devices as well as the growth of the Internet of Things ...
Presentation
Icon

Aplicaciones docentes del diseño de un pico-procesador

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Valencia Barrero, Manuel (Universidad de Sevilla, 2016-01-01)
El conocimiento de la estructura interna y del mecanismo de funcionamiento de microprocesadores es una parte muy importante ...
Presentation
Icon

Creación de carteles autoexplicativos para laboratorios de electrónica

Barrero, Federico; Juan Chico, Jorge; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Millán Calderón, Alejandro; Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (Universidad de Sevilla, 2016-01-01)
Se presenta un proyecto cuyo objetivo ha sido ha sido la creación de carteles que, a modo de tutoriales resumidos, muestran ...
Presentation
Icon

Diseño de circuitos integrados y seguridad de circuitos criptográficos frente a ataques

Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Mora Merchán, Javier María; Tena Sánchez, Erica; Potestad Ordoñez, Francisco Eugenio (Área de Innovación y Desarrollo, 2016-01-01)
Muchos sistemas electrónicos incorporan dispositivos criptográficos que implementan algoritmos que cifran la información ...
Presentation
Icon

Experimental and Timing Analysis Comparison of FPGA Trivium Implementations and their Vulnerability to Clock Fault Injection

Potestad Ordoñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2016-01-01)
The security of cryptocircuits is today threatened not only by attacks on algorithms but also, and above all, by attacks ...
Presentation
Icon

Fault Attack on FPGA implementations of Trivium Stream Cipher

Potestad Ordoñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2016-01-01)
This article presents the development of an experimental system to introduce faults in Trivium stream ciphers implemented ...
Presentation
Icon

Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks

Potestad Ordoñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Universitat Politécnica de Catalunya, 2016-01-01)
PhD Thesis
Icon

Estimación de la actividad de conmutación en circuitos digitales CMOS VLSI

Valencia Barrero, Manuel; Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen (2012-01-01)
Presentation
Icon

Low Power Implementation of Trivium Stream Cipher

Mora Gutiérrez, José Miguel; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Springer, 2012-01-01)
This paper describes a low power hardware implementation of the Trivium stream cipher based on shift register parallelization ...
Presentation
Icon

Metodologia orientada a la elección de FPGAs con prioridad en el consumo de potencia

Mora Gutiérrez, José Miguel; Sassaw Teshome, G.; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (2010-01-01)
En este trabajo se presenta una metodología de diseño orientada a explorar el cada vez más amplio conjunto de FPGAs con ...
Presentation
Icon

Montaje de un amplificador de audio en las prácticas de electrónica analógica

Jiménez Fernández, Carlos Jesús; López Ojeda, Antonio; Valencia Barrero, Manuel; León de Mora, Carlos (2010-01-01)
En esta comunicación se presenta el rediseño de las prácticas de laboratorio de la asignatura Electrónica Analógica con ...
Presentation
Icon

High Radix Implementation of Montgomery Multipliers with CSA

Sassaw, Gashaw; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2010-01-01)
Modular multiplication is the key operation in systems based on public key encryption, both for RSA and elliptic curve ...
Article
Icon

Estudio comparativo de los divisores en la tecnologías CMOS nanométricas

Sassaw, Gashaw; Jiménez Fernández, Carlos Jesús; Mora Gutiérrez, José Miguel; Valencia Barrero, Manuel (Instituto Superior Politécnico José Antonio Echeverría (CUJAE), 2009-01-01)
Son varios los algoritmos de divisores propuestos para su realización en hardware, sin que haya un ‘mejor divisor’. La ...
Presentation
Icon

Asymmetric clock driver for improved power and noise performances

Castro, Javier; Parra Fernández, María del Pilar; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José (IEEE Computer Society, 2007-01-01)
One of the most important sources of switching noise and power consumption in large VLSI circuits is the clock generation ...
Presentation
Icon

Formación de profesores noveles en tecnología electrónica: una primera aproximación

Correa Manfredi, Juliana; Barbancho Concejero, Julio; Guerrero Martos, David; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Universidad de Sevilla, Instituto de Ciencias de la Educación, 2005-01-01)
Los profesores universitarios de áreas científicas y técnicas están cada vez más preocupados por desarrollar adecuadamente ...
Chapter of Book
Icon

Measurement of the Switching Activity of CMOS Digital Circuits at the Gate Level

Baena Oliva, María del Carmen; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Springer, 2002-01-01)
Accurate estimation of switching activity is very important in digital circuits. In this paper we present a comparison ...
Presentation
Icon

Selective Clock-Gating for Low Power/Low Noise Synchronous Counters

Parra Fernández, María del Pilar; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (Springer, 2002-01-01)
The objective of this paper is to explore the applicability of clock gating techniques to binary counters in order to ...
Presentation
Icon

Gate-Level Simulation of CMOS Circuits Using the IDDM Model

Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2001-01-01)
Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the ...
Presentation
Icon

HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model

Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2001-01-01)
This communication presents HALOTIS, a novel high accuracy logic timing simulation tool, that incorporates a new simulation ...
PhD Thesis
Icon

Degradación del retraso de propagación en puertas lógicas CMOS VLSI

Valencia Barrero, Manuel; Bellido Díaz, Manuel Jesús; Barriga Barros, Ángel; Juan Chico, Jorge (2000-10-20)
La evolución en la tecnología de circuitos VLSI da lugar, entre otras cosas, a un aumento en la escala de integración ...
Chapter of Book
Icon

Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits

Acosta Jiménez, Antonio José; Jiménez, R.; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel (Springer, 2000-01-01)
This communication shows the influence of clocking schemes on the digital switching noise generation. It will be shown how ...
Chapter of Book
Icon

Degradation Delay Model Extension to CMOS Gates

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (Springer, 2000-01-01)
This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ...
Presentation
Icon

Inertial and Degradation Delay Model for CMOS Logic Gates

Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2000-01-01)
The authors present the Inertial and Degradation Delay Model (IDDM) for CMOS digital simulation. The model combines the ...
Article
Icon

Usando el ordenador para entender el ordenador

Molina Cantero, Alberto Jesús; Valencia Barrero, Manuel; Escudero Fombuena, José Ignacio; Medina Rodríguez, Ana Verónica (1997-01-01)
Presentation
Icon

Delay degradation effect in submicronic CMOS inverters

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Barriga Barros, Ángel; Valencia Barrero, Manuel (Université Catholique de Louvain, 1997-01-01)
This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ...
Article
Icon

Analysis of Metastable Operation in a CMOS Dynamic D-Latch

Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel; Huertas Díaz, José Luis (Springer, 1997-01-01)
Nowadays, metastability is becoming a serious problem in high-performance VLSI design, mainly due to the relatively-high ...
Presentation
Icon

New CMOS VLSI Linear Self-Timed Architectures

Acosta Jiménez, Antonio José; Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Barriga Barros, Ángel; Jiménez, R.; Huertas Díaz, José Luis (1995-01-01)
The implementation of digital signal processor circuits via self-timed techniques is currently a valid altemative to solve ...
PhD Thesis
Icon

Biestables CMOS VLSI problemas y aplicaciones

Valencia Barrero, Manuel; Bellido Díaz, Manuel Jesús (1994-01-01)
PhD Thesis
Icon

Circuitos integrados CMOS autotemporizados

Barriga Barros, Ángel; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José (1994-01-01)
Presentation
Icon

Modeling of Real Bistables in VHDL

Acosta Jiménez, Antonio José; Barriga Barros, Ángel; Valencia Barrero, Manuel; Bellido Díaz, Manuel Jesús; Huertas Díaz, José Luis (IEEE Computer Society, 1993-01-01)
A complete VHDL model of bistables including their metastable operation is presented. An RS-NAND latch has been modelled ...
Presentation
Icon

Un nuevo modelo de retraso para puertas lógicas CMOS

Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Núñez, R.; Barriga Barros, Ángel; Valencia Barrero, Manuel (Universidad de Málaga, 1993-01-01)
Los modelos de retraso para puertas lógicas, que usan la mayoría de los simuladores lógicos, carecen de la suficiente ...
Presentation
Icon

Arquitectura para el diseño de circuitos autotemporizados bidimensionales. Realización de multiplicadores

Acosta Jiménez, Antonio José; Bellido Díaz, Manuel Jesús; Barriga Barros, Ángel; Valencia Barrero, Manuel (Universidad de Málaga, 1993-01-01)
La realización de sistemas digitales mediante técnicas autotemporizadas constituye la mejor alternativa para resolver la ...
Presentation
Icon

Redes e interconexiones de procesadores con capacidad de tolerancia a fallos

Sánchez Solano, Santiago; Valencia Barrero, Manuel; Huertas Díaz, José Luis (Universidad Politécnica de Madrid, 1992-01-01)
Se describe una familia de redes de interconexión para sistemas multiprocesadores. Estas redes utilizan buses múltiples ...
Presentation
Icon

Determinación del coeficiente de resolución en biestables RS CMOS

Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José; Barriga Barros, Ángel (Universidad Politécnica de Madrid. Laboratorio de Sistemas Integrados, 1992-01-01)
El diseño de biestables con riesgo de metaestabili­dad requiere que posean coeficientes de resolución adecuados. En este ...
PhD Thesis
Icon

Modelado discreto descripción lógica y simulación de fenómenos inestables en circuitos secuenciales

Huertas Díaz, José Luis; Calvo Aguilar, Justo; Valencia Barrero, Manuel (1986-01-01)
En la última década hemos asistido a la penetración de los sistemas digitales en la vida cotidiana. Por citar sólo un ...
Article
Icon

Asynchronous Modular Arbiter

Calvo Aguilar, Justo; Acha Catalina, José Ignacio; Valencia Barrero, Manuel (IEEE Computer Society, 1986-01-01)
A practical N-user arbiter and its implementation are presented in this correspondence. Because of the asynchronous character ...