Author profile: Valencia Barrero, Manuel
Data
| Name | Valencia Barrero, Manuel |
| Department | Tecnología Electrónica |
| Knowledge area | Tecnología Electrónica |
| Professional category | Catedrático de Universidad |
| Request | |
 |
|
Statistics
-
Items
76
-
Visits
5385
-
Downloads
8154
| Publications |
|---|
Chapter of Book
 Design and security evaluation of secure cryptoharware (FPGA and ASIC) against hackers exploiting side-channel information
(3ciencias, 2022-02-01)
Tradicionalmente, la seguridad en los dispositivos criptográficos estaba ligada exclusivamente a la fortaleza del algoritmo. ... |
Chapter of Book
Metodología de diseño para la detección de fallos en cifradores de bloques basada en códigos de Hamming
(3ciencias, 2022-02-01)
La inserción de fallos y en concreto los análisis diferenciales de fallos (Differential Fault Analysis – DFA) se han ... |
Article
Trivium Stream Cipher Countermeasures Against Fault Injection Attacks and DFA
(Institute of Electrical and Electronics Engineers. IEEE, 2021-12-01)
Attacks on cryptocircuits are becoming increasingly sophisticated, requiring designers to include more and more countermeasures ... |
Article
Experimental FIA Methodology Using Clock and Control Signal Modifications under Power Supply and Temperature Variations
(MDPI, 2021-11-01)
The security of cryptocircuits is determined not only for their mathematical formulation, but for their physical implementation. ... |
Article
Breaking Trivium Stream Cipher Implemented in ASIC Using Experimental Attacks and DFA
(MDPI, 2020-12-01)
One of the best methods to improve the security of cryptographic systems used to exchange sensitive information is to ... |
Article
ASIC Design and Power Characterization of Standard and Low Power Multi-Radix Trivium
(IEEE Computer Society, 2020-01-01)
We are presenting the experimental measurements of the power consumption and the maximum frequency in an ASIC prototype ... |
Article
An Academic Approach to FPGA Design Based on a Distance Meter Circuit
(IEEE Computer Society, 2020-01-01)
Digital design learning at Register Transfer (RT) level requires practical and complex examples as learning progresses. ... |
Presentation
Desarrollo de un juego sobre FPGA mediante trabajo en equipo
(Asociación Tecnología, Aprendizaje y Enseñanza de la Electrónica (TAEE), 2020-01-01)
El aprendizaje de diseño digital a nivel RT por los alumnos mejora con trabajos prácticos, desarrollables en equipo, que ... |
Presentation
Hamming-code based fault detection design methodology for block ciphers
(IEEE Computer Society, 2020-01-01)
Fault injection, in particular Differential Fault Analysis (DFA), has become one of the main methods for exploiting ... |
Presentation
Learning VHDL through teamwork FPGA game design
(IEEE Computer Society, 2020-01-01)
The learning of digital design at the RT level by the students improves with practical work, which can be developed in ... |
PhD Thesis
 Vulnerabilidad y análisis diferencial mediante inserción de fallos de cifradores Trivium en FPGA y ASIC.
(2019-03-05)
Las comunicaciones entre dispositivos aumenta día a día y un gran ejemplo de ello es el crecimiento del Internet de las ... |
Final Degree Project
Procesado de señales de audio mediante FPGAs
(2018-01-01)
En este proyecto se ha implementado un sistema de procesado de señales de audio en una FPGA, con el fin de crear diferentes ... |
Presentation
Medición de distancias como ejemplo práctico de diseño en FPGAs
(Universidad de La Laguna, 2018-01-01)
El aprendizaje de diseño digital a nivel RT requiere de ejemplos prácticos y conforme se avanza en el aprendizaje se precisa ... |
Final Degree Project
Sistema para ataques a cifradores Triviums implementados en FPGAs
(2018-01-01)
La información intercambiada diariamente en las redes de comunicación crece de forma exponencial y gran parte de ella está ... |
Presentation
Distance measurement as a practical example of FPGA design
(IEEE Computer Society, 2018-01-01)
Digital design learning at the RT level requires practical examples and as learning progresses, the examples need to become ... |
Presentation
Ejemplo de diseño FPGA para medidas de máximas frecuencias de operación
(Universidad de La Laguna, 2018-01-01)
La mejor forma de aprender a diseñar sistemas digitales a nivel RT es haciendo uso de ejemplos prácticos. Además, desde ... |
Presentation
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher
(IEEE Computer Society, 2018-01-01)
The fault injection in ciphers operation is a very successful mechanism to attack them. The inclusion of elements of ... |
Presentation
FPGA design example for maximum operating frequency measurements
(IEEE Computer Society, 2018-01-01)
The best way to learn how to design digital systems at the RT level is to use practical examples. In addition, from ... |
PhD Thesis
Implementaciones VLSI de cifradores de flujo Trivium de bajo consumo
(2017-05-12)
En toda comunicación de datos se hace necesario proteger y garantizar de una manera adecuada la información enviada a ... |
Article
Multiradix Trivium Implementations for Low-Power IoT Hardware
(IEEE Computer Society, 2017-01-01)
The integration of lightweight symmetric encryption is becoming increasingly widespread in very low-power Internet of ... |
Article
Trivium hardware implementations for power reduction
(Wiley, 2017-01-01)
This paper describes the use of parallelization techniques to reduce dynamic power consumption in hardware implementations ... |
Article
Vulnerability Analysis of Trivium FPGA Implementations
(IEEE Computer Society, 2017-01-01)
Today, the large amount of information exchanged among various devices as well as the growth of the Internet of Things ... |
Presentation
Aplicaciones docentes del diseño de un pico-procesador
(Universidad de Sevilla, 2016-01-01)
El conocimiento de la estructura interna y del mecanismo de funcionamiento de microprocesadores es una parte muy importante ... |
Presentation
Creación de carteles autoexplicativos para laboratorios de electrónica
(Universidad de Sevilla, 2016-01-01)
Se presenta un proyecto cuyo objetivo ha sido ha sido la creación de carteles que, a modo de tutoriales resumidos, muestran ... |
Presentation
Diseño de circuitos integrados y seguridad de circuitos criptográficos frente a ataques
(Área de Innovación y Desarrollo, 2016-01-01)
Muchos sistemas electrónicos incorporan dispositivos criptográficos que implementan algoritmos que cifran la información ... |
Presentation
Experimental and Timing Analysis Comparison of FPGA Trivium Implementations and their Vulnerability to Clock Fault Injection
(IEEE Computer Society, 2016-01-01)
The security of cryptocircuits is today threatened not only by attacks on algorithms but also, and above all, by attacks ... |
Presentation
Fault Attack on FPGA implementations of Trivium Stream Cipher
(IEEE Computer Society, 2016-01-01)
This article presents the development of an experimental system to introduce faults in Trivium stream ciphers implemented ... |
Presentation
Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks
(Universitat Politécnica de Catalunya, 2016-01-01)
|
Presentation
Creating helping posters for electronic labs
(IEEE Computer Society, 2016-01-01)
A Project is presented whose aim was to develop a set of posters that, as small tutorials, shows in a very visual way what ... |
Presentation
Educational applications of a pico-processor design
(IEEE Computer Society, 2016-01-01)
Knowledge of the internal structure and operating mechanism of microprocessors is a very important part in for engineers ... |
Presentation
A message transmission system with lightweight encryption as a project in a Master subject
(IEEE Computer Society, 2014-01-01)
Master subjects should ideally be very practical, to allow students to apply the knowledge they have acquired to the solving ... |
| PhD Thesis |
Presentation
Low Power Implementation of Trivium Stream Cipher
(Springer, 2012-01-01)
This paper describes a low power hardware implementation of the Trivium stream cipher based on shift register parallelization ... |
Presentation
Metodologia orientada a la elección de FPGAs con prioridad en el consumo de potencia
(2010-01-01)
En este trabajo se presenta una metodología de diseño orientada a explorar el cada vez más amplio conjunto de FPGAs con ... |
Presentation
Montaje de un amplificador de audio en las prácticas de electrónica analógica
(2010-01-01)
En esta comunicación se presenta el rediseño de las prácticas de laboratorio de la asignatura Electrónica Analógica con ... |
Presentation
High Radix Implementation of Montgomery Multipliers with CSA
(IEEE Computer Society, 2010-01-01)
Modular multiplication is the key operation in systems based on public key encryption, both for RSA and elliptic curve ... |
Presentation
Innovative learning and teaching methodology in electronic technology area: A case of study in computer science university degrees
(IEEE Computer Society, 2010-01-01)
This paper describes an experience that has been carried out by several professors in different subjects. Our experience ... |
Article
Estudio comparativo de los divisores en la tecnologías CMOS nanométricas
(Instituto Superior Politécnico José Antonio Echeverría (CUJAE), 2009-01-01)
Son varios los algoritmos de divisores propuestos para su realización en hardware, sin que haya un ‘mejor divisor’. La ... |
Presentation
Presencia y Abandono de Alumnos en Nuestras Asignaturas
(Universidad Politécnica de Madrid, 2008-01-01)
En este trabajo se presenta un análisis cuantitativo sobre el seguimiento real de las actividades académicas por parte ... |
Presentation
Estudio Cuantitativo de 10 Años de Calificaciones
(Universidad Politécnica de Madrid, 2008-01-01)
En este trabajo se presenta un estudio cuantitativo sobre todas las notas de las actas de cuatro asignaturas troncales ... |
Presentation
Asymmetric clock driver for improved power and noise performances
(IEEE Computer Society, 2007-01-01)
One of the most important sources of switching noise and power consumption in large VLSI circuits is the clock generation ... |
Presentation
Introducción de dispositivos programables en prácticas de laboratorio
(Universidad Politécnica de Madrid, 2006-01-01)
En esta comunicación se presenta la realización de una práctica de la asignatura Estructura de Computadores de primer curso ... |
Presentation
Formación de profesores noveles en tecnología electrónica: una primera aproximación
(Universidad de Sevilla, Instituto de Ciencias de la Educación, 2005-01-01)
Los profesores universitarios de áreas científicas y técnicas están cada vez más preocupados por desarrollar adecuadamente ... |
Presentation
Realización de prácticas de electrónica digital con un esquema de documentación jerarquizada
(Universidad Politécnica de Valencia, 2004-01-01)
En esta comunicación se presenta la realización de una actividad teórico-práctica, encuadrada dentro del marco ECTS, para ... |
Chapter of Book
Measurement of the Switching Activity of CMOS Digital Circuits at the Gate Level
(Springer, 2002-01-01)
Accurate estimation of switching activity is very important in digital circuits. In this paper we present a comparison ... |
Presentation
Selective Clock-Gating for Low Power/Low Noise Synchronous Counters
(Springer, 2002-01-01)
The objective of this paper is to explore the applicability of clock gating techniques to binary counters in order to ... |
Presentation
Organización de un computador específico para bases de datos (CBD)
(Universidad Politécnica de Madrid, 2002-01-01)
Se presenta un computador diseñado para optimizar las aplicaciones de base de datos. Para ello se han generado un conjunto ... |
Presentation
Diseño y simulación de CBD con ALLIANCE
(Universidad Politécnica de Madrid, 2002-01-01)
Se presenta el diseño y simulación del procesador específico para bases de datos (CBD) usando un entorno de diseño de libre ... |
Presentation
Gate-Level Simulation of CMOS Circuits Using the IDDM Model
(IEEE Computer Society, 2001-01-01)
Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the ... |
Presentation
HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model
(IEEE Computer Society, 2001-01-01)
This communication presents HALOTIS, a novel high accuracy logic timing simulation tool, that incorporates a new simulation ... |
Presentation
AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model
(IEEE Computer Society, 2001-01-01)
As delay models used in logic timing simulation become more and more complex, the problem of model parameter values ... |
PhD Thesis
Degradación del retraso de propagación en puertas lógicas CMOS VLSI
(2000-10-20)
La evolución en la tecnología de circuitos VLSI da lugar, entre otras cosas, a un aumento en la escala de integración ... |
Chapter of Book
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits
(Springer, 2000-01-01)
This communication shows the influence of clocking schemes on the digital switching noise generation. It will be shown how ... |
Chapter of Book
Degradation Delay Model Extension to CMOS Gates
(Springer, 2000-01-01)
This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ... |
Presentation
Inertial and Degradation Delay Model for CMOS Logic Gates
(IEEE Computer Society, 2000-01-01)
The authors present the Inertial and Degradation Delay Model (IDDM) for CMOS digital simulation. The model combines the ... |
Presentation
EMU68
(Universidad Politécnica de Madrid, 2000-01-01)
|
Presentation
Emulador de un procesador sencillo
(Universidad Politécnica de Madrid, 2000-01-01)
|
Presentation
Diseño de un procesador sencillo con carácter docente: teoría y práctica
(Universidad Politécnica de Madrid, 2000-01-01)
|
Presentation
Realización de un Sistema Digital: implementación sobre FPGA y testado en Laboratorio
(Universidad Politécnica de Madrid, 1998-01-01)
|
Presentation
Sistema Multimedia Aplicado a la enseñanza de semiconductores
(Universidad Politécnica de Madrid, 1998-01-01)
|
Article
Usando el ordenador para entender el ordenador
(1997-01-01)
|
Article
Analysis of Metastable Operation in a CMOS Dynamic D-Latch
(Springer, 1997-01-01)
Nowadays, metastability is becoming a serious problem in high-performance VLSI design, mainly due to the relatively-high ... |
Presentation
Delay degradation effect in submicronic CMOS inverters
(Université Catholique de Louvain, 1997-01-01)
This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ... |
Presentation
New CMOS VLSI Linear Self-Timed Architectures
(1995-01-01)
The implementation of digital signal processor circuits via self-timed techniques is currently a valid altemative to solve ... |
PhD Thesis
Biestables CMOS VLSI problemas y aplicaciones
(1994-01-01)
|
PhD Thesis
Circuitos integrados CMOS autotemporizados
(1994-01-01)
|
Presentation
Aplicación del VHDL en prácticas de diseño de sistemas digitales
(Universidad Politécnica de Madrid, 1994-01-01)
|
Presentation
CADPC: Un entorno de diseño de circuitos digitales en ordenadores personales
(Universidad Politécnica de Madrid, 1994-01-01)
|
Presentation
Enseñanza integrada: Una aplicación a la docencia de circuitos secuenciales
(Universidad Politécnica de Madrid, 1994-01-01)
|
Presentation
Modeling of Real Bistables in VHDL
(IEEE Computer Society, 1993-01-01)
A complete VHDL model of bistables including their metastable operation is presented. An RS-NAND latch has been modelled ... |
Presentation
Un nuevo modelo de retraso para puertas lógicas CMOS
(Universidad de Málaga, 1993-01-01)
Los modelos de retraso para puertas lógicas, que usan la mayoría de los simuladores lógicos, carecen de la suficiente ... |
Presentation
Arquitectura para el diseño de circuitos autotemporizados bidimensionales. Realización de multiplicadores
(Universidad de Málaga, 1993-01-01)
La realización de sistemas digitales mediante técnicas autotemporizadas constituye la mejor alternativa para resolver la ... |
Presentation
Redes e interconexiones de procesadores con capacidad de tolerancia a fallos
(Universidad Politécnica de Madrid, 1992-01-01)
Se describe una familia de redes de interconexión para sistemas multiprocesadores. Estas redes utilizan buses múltiples ... |
Presentation
Determinación del coeficiente de resolución en biestables RS CMOS
(Universidad Politécnica de Madrid. Laboratorio de Sistemas Integrados, 1992-01-01)
El diseño de biestables con riesgo de metaestabilidad requiere que posean coeficientes de resolución adecuados. En este ... |
PhD Thesis
Modelado discreto descripción lógica y simulación de fenómenos inestables en circuitos secuenciales
(1986-01-01)
En la última década hemos asistido a la penetración de los sistemas digitales en la vida cotidiana. Por citar sólo un ... |
Article
Asynchronous Modular Arbiter
(IEEE Computer Society, 1986-01-01)
A practical N-user arbiter and its implementation are presented in this correspondence. Because of the asynchronous character ... |