Ver ítem 

Mostrar el registro sencillo del ítem

Ponencia

Opened Access
Realización de un filtro activo de potencia empleando una FPGA

dc.creatorCarrasco Solís, Juan Manuel es
dc.creatorGalván Díez, Eduardo es
dc.creatorPérez Ridao, Francisco es
dc.creatorJiménez, R. es
dc.creatorAlarcón, D. es
dc.creatorTorralba Silgado, Antonio Jesús es
dc.creatorPozo, F. del es
dc.creatorGarcía Franquelo, Leopoldo es
dc.date.accessioned2015-03-13T12:13:43Z
dc.date.available2015-03-13T12:13:43Z
dc.date.issued1995es
dc.identifier.urihttp://hdl.handle.net/11441/23478
dc.description.abstractEn este artículo se presenta un sistema para compensación de reactiva y eliminación de armónicos en la conexión de una carga a una red eléctrica. El sistema emplea una simple tarjeta que incorpora una FPGA, un microprocesador, una memoria doble puerta y convertidores A/D, y que genera directamente los pulsos de disparo de los elementos de conmutación de un inversor trifásico.es
dc.formatapplication/pdfes
dc.language.isospaes
dc.relation.ispartofDesign of Circuits and Integrated Systems, 407-411. Zaragoza : DCISes
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internacionales
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/es
dc.titleRealización de un filtro activo de potencia empleando una FPGAes
dc.typeinfo:eu-repo/semantics/conferenceObjectes
dcterms.identifierhttps://ror.org/03yxnpp24
dc.rights.accessRightsinfo:eu-repo/semantics/openAccesses
dc.contributor.affiliationUniversidad de Sevilla. Departamento de Ingeniería Electrónicaes
dc.relation.publisherversion10.13140/2.1.4654.1764
dc.identifier.idushttps://idus.us.es/xmlui/handle/11441/23478

FicherosTamañoFormatoVerDescripción
file_1.pdf1.261MbIcon   [PDF] Ver/Abrir  

Este registro aparece en las siguientes colecciones

Mostrar el registro sencillo del ítem

Attribution-NonCommercial-NoDerivatives 4.0 Internacional
Excepto si se señala otra cosa, la licencia del ítem se describe como: Attribution-NonCommercial-NoDerivatives 4.0 Internacional