Ponencia
Realización de un filtro activo de potencia empleando una FPGA
Autor/es | Carrasco Solís, Juan Manuel
Galván Díez, Eduardo Pérez Ridao, Francisco Jiménez, R. Alarcón, D. Torralba Silgado, Antonio Jesús Pozo, F. del García Franquelo, Leopoldo |
Departamento | Universidad de Sevilla. Departamento de Ingeniería Electrónica |
Fecha de publicación | 1995 |
Fecha de depósito | 2015-03-13 |
Publicado en |
|
Resumen | En este artículo se presenta un sistema para compensación de reactiva y eliminación de armónicos en la conexión de una carga a una red eléctrica. El sistema emplea una simple tarjeta que incorpora una FPGA, un microprocesador, ... En este artículo se presenta un sistema para compensación de reactiva y eliminación de armónicos en la conexión de una carga a una red eléctrica. El sistema emplea una simple tarjeta que incorpora una FPGA, un microprocesador, una memoria doble puerta y convertidores A/D, y que genera directamente los pulsos de disparo de los elementos de conmutación de un inversor trifásico. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
file_1.pdf | 1.261Mb | [PDF] | Ver/ | |