dc.contributor.editor | García Fernández, Inmaculada | es |
dc.contributor.editor | Viñals Yufera, Víctor | es |
dc.contributor.editor | Olcoz Herrero, Katzalin | es |
dc.contributor.editor | Tirado Fernández, Francisco | es |
dc.creator | Rivas Pérez, Manuel | es |
dc.creator | Domínguez Morales, Manuel Jesús | es |
dc.creator | Linares Barranco, Alejandro | es |
dc.creator | Civit Balcells, Antón | es |
dc.date.accessioned | 2020-04-25T07:41:40Z | |
dc.date.available | 2020-04-25T07:41:40Z | |
dc.date.issued | 2019 | |
dc.identifier.citation | Rivas Pérez, M., Domínguez Morales, M.J., Linares Barranco, A. y Civit Balcells, A. (2019). Herramienta software para la enseñanza del paralelismo a nivel de instrucciones (ILP). En Avances en Arquitectura y Tecnología de Computadores. Jornadas SARTECO (203-209), Cáceres (España): Universidad de Extremadura. | |
dc.identifier.isbn | 9788409121274 | es |
dc.identifier.uri | https://hdl.handle.net/11441/95734 | |
dc.description.abstract | Resumen—La arquitectura de computadores es una
asignatura de gran importancia en las titulaciones de
Informática. Debido a la dificultad de poder acceder
directamente a los componentes internos de un procesador,
es común en la enseñanza hacer uso de una o varias
herramientas software que simulen el comportamiento
interno del mismo. Sin embargo, suelen ser herramientas
limitadas u obsoletas. Esto provoca una gran dificultad a la
hora de transmitir los conocimientos en este tipo de
asignaturas. Este caso se puede aplicar directamente al
paralelismo a nivel de instrucciones (ILP), que precisa
poder visualizar el comportamiento a nivel interno del
camino de datos del procesador. Para ello, en este trabajo
se presenta una herramienta software desarrollada
íntegramente a medida para la enseñanza de arquitectura
de computadores, que permite la visualización detallada
del pipeline del procesador, permitiendo modificaciones
sobre su ejecución y aplicar optimizaciones en tiempo de
ejecución para poder obtener medidas de rendimiento.
Seguidamente, tras tres años de uso en docencia, se
presenta un estudio sobre la bondad del uso de la
herramienta atendiendo a la evolución de las calificaciones
y a encuestas realizadas sobre el alumnado. | es |
dc.description.sponsorship | TEP-108: Robótica y Tecnología de Computadores de la Universidad de Sevilla | es |
dc.format | application/pdf | es |
dc.format.extent | 7 p. | es |
dc.language.iso | spa | es |
dc.publisher | Universidad de Extremadura | es |
dc.relation.ispartof | Avances en Arquitectura y Tecnología de Computadores. Jornadas SARTECO (2019), p 203-209 | |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | ILP | es |
dc.subject | Segmentación | es |
dc.subject | Arquitectura de computadores | es |
dc.subject | Enseñanza | es |
dc.subject | MIPS32 | es |
dc.title | Herramienta software para la enseñanza del paralelismo a nivel de instrucciones (ILP) | es |
dc.type | info:eu-repo/semantics/conferenceObject | es |
dcterms.identifier | https://ror.org/03yxnpp24 | |
dc.type.version | info:eu-repo/semantics/publishedVersion | es |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.contributor.affiliation | Universidad de Sevilla. Departamento de Arquitectura y Tecnología de Computadores | es |
dc.relation.publisherversion | http://www.unex.es/publicaciones | es |
dc.contributor.group | Universidad de Sevilla. TEP108: Robótica y Tecnología de Computadores | es |
dc.publication.initialPage | 203 | es |
dc.publication.endPage | 209 | es |
dc.eventtitle | Avances en Arquitectura y Tecnología de Computadores. Jornadas SARTECO | es |
dc.eventinstitution | Cáceres (España) | es |
dc.relation.publicationplace | Cáceres | es |
dc.contributor.funder | Universidad de Sevilla | es |