Generación y evaluación on-chip de señales analógicas para aplicaciones bist de circuitos analógicos y de señal mixta

Abstract

En la actualidad, la rápida evolución de la capacidad de integración en tecnologías CMOS ha llevado a la industria de los circuitos integrados hacia sistemas complejos en los que coexisten bloques analógicos con componentes digitales [1]. Esto ha dado lugar a los, así llamados, SoCs (Sistemas on-chip, Systems on-Chip) en los que un sistema completo, compuesto de subsistemas analógicos, digitales y de señal mixta, es integrado sobre un mismo sustrato. Debido a este incremento en la complejidad, y a las restricciones de acceso a los nodos internos propias de los circuitos integrados, la labor de testar este tipo de sistemas se ha convertido en una componente importante en el coste de producción de un circuito integrado [2]-[5]. Coste que, además, no escala con el volumen de producción, como sería el caso, por ejemplo, de los equipos de test. Además, el problema del testado se complica a medida que crece la complejidad de la parte analógica del chip.Tanto es así que el test se está convirtiendo en un gran cuello de botella para la industria. De hecho, el SIA Roadmap for Semiconductors [2] identifica el test como uno de los problemas clave para la viabilidad económica de los futuros mercados de sistemas on-chip. Testar un circuito integrado puede definirse como el proceso de verificar si éste cumple con las especificaciones para las que fue diseñado. Desde el punto de vista comercial, el test garantiza al posible comprador de un circuito integrado que las prestaciones del sistema se corresponden con la hoja de especificaciones que publica el vendedor. La opción obvia consiste en medir directamente el conjunto de especificaciones y comparar. Esta familia de test se conoce en la industria como test funcional. Otra opción consiste en localizar la presencia de defectos en el circuito. Dado que un circuito libre de defectos debe cumplir sus especificaciones por diseño, siempre dentro de las |