dc.contributor.advisor | Huertas Sánchez, Gloria | es |
dc.contributor.advisor | Leger Leger, Gildas | es |
dc.creator | Gutiérrez Gil, Valentín | es |
dc.date.accessioned | 2024-06-24T11:41:20Z | |
dc.date.available | 2024-06-24T11:41:20Z | |
dc.date.issued | 2024-05-08 | |
dc.identifier.citation | Gutiérrez Gil, V. (2024). Statistical evaluation of sensitivity to radiation-induced transient effects in complex mixed-signal circuits. (Tesis Doctoral Inédita). Universidad de Sevilla, Sevilla. | |
dc.identifier.uri | https://hdl.handle.net/11441/160811 | |
dc.description.abstract | Este trabajo de doctorado investiga la sensibilidad de circuitos electrónicos complejos de señal mixta a
los eventos transitorios ('Single-Event Transient'} - SET) inducidos por radiación en el espacio,
presentando metodologías innovadoras para su evaluación mediante simulación. Una metodología de
caracterización basada en un enfoque estadístico, junto con un muestreo aleatorio pesado, acelera la
evaluación de la sensibilidad. Además, el uso de los `intervalos de confianza virtuales' presentados
proporciona un medio eficaz para la estimación de la sensibilidad sin necesidad de simulaciones
exhaustivas.
La investigación introduce varios modelos SET para simulación eléctrica, proponiendo la implementación
de un modelo dinámico que considera las consideraciones de polarización del transistor durante el
evento. Implementado en Verilog-A, este modelo muestra un buen rendimiento para partículas de
energía media-baja, validado mediante comparaciones con simulaciones TCAD.
Se describe, como vehículo de pruebas, el diseño de un SAR ADC endurecido frente a radiación de alto
rendimiento, centrándose en el diseño de su generador de referencias y un detector de SET para el
mismo. Los resultados experimentales demuestran la alta resolución del convertidor y su robustez frente
a temperatura. Además, la prueba de radiación diseñada para caracterizar diferentes zonas del ASIC,
apoya la noción de que un enfoque a nivel de sistema es crucial para optimizar los esfuerzos de
endurecimiento para radiación.
Aunque las simulaciones de SET a nivel de sistema muestran discrepancias con los resultados
experimentales, este trabajo realiza una exploración de las posibles fuentes de sesgo, incluyendo las
esquinas del proceso de fabricación, los parásitos del layout, las variaciones del área de los candidatos y
la posibilidad de añadir más efectos que el clásico enfoque de centrarse en los drenadores de los
transistores CMOS. A pesar de las dificultades para lograr la convergencia entre las simulaciones y los
resultados experimentales, la evaluación estadística basada en intervalos de confianza virtuales resulta
ventajosa para evaluar la robustez del ASIC.
En conclusión, esta tesis doctoral avanza en la comprensión y evaluación de los eventos transitorios
inducidos por la radiación en circuitos de señal mixta complejos. La metodología, los modelos y el diseño
del vehículo de prueba propuestos ofrecen valiosas perspectivas para mejorar la robustez de los
sistemas electrónicos en entornos propensos a la radiación, haciendo especial énfasis en la necesidad
de endurecer los subsistemas más críticos. | es |
dc.description.abstract | This PhD work investigates the sensitivity of complex mixed-signal electronic circuits to
radiation-induced Single-Event Transients (SETs) in space, presenting innovative methodologies
for its evaluation by simulation. A characterization methodology based on a statistical
approach, coupled with likelihood-random sampling, speeds up the evaluation of this
sensitivity. In addition, the use of the presented ‘virtual confidence intervals’ provides an
efficient means for sensitivity estimation without extensive simulations.
The research introduces various SET models for electrical simulation, proposing the implementation
of a dynamic model that considers the transistor biasing conditions during the
event. Implemented in Verilog-A, this model exhibits good performance for medium-low
energy particles, validated through comparisons with TCAD simulations.
A high-performance rad-hard SAR ADC test vehicle design is outlined, focusing on the
design of its reference generator and the embedded Single-Event Transient detector. The
experimental results validate the SAR ADC’s high resolution and its robustness across temperature.
In addition, the radiation test designed to characterize different zones of the
ASIC, supports the notion that a system-level approach is crucial for effective radiation
hardening efforts.
Even though system-level SET simulations uncover discrepancies with the experimental
results, this works performs an exploration of potential bias sources, including design
corners, layout parasitics, candidates’ area evaluation, and the possibility of adding more
effects than the classical approach of the CMOS’ drains. Despite challenges in achieving
convergence between simulations and experimental results, the statistical evaluation based
on virtual confidence intervals proves advantageous in assessing the ASIC’s robustness.
In conclusion, this PhD thesis advances the understanding and evaluation of radiationinduced
transient events in complex mixed-signal circuits. The proposed methodology,
models, and test vehicle design offer valuable insights into improving the robustness of
electronic systems in radiation-prone environments, with particular emphasis on the need
to harden the most critical subsystems. | es |
dc.format | application/pdf | es |
dc.format.extent | 333 p. | es |
dc.language.iso | eng | es |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.title | Statistical evaluation of sensitivity to radiation-induced transient effects in complex mixed-signal circuits | es |
dc.type | info:eu-repo/semantics/doctoralThesis | es |
dc.type.version | info:eu-repo/semantics/publishedVersion | es |
dc.rights.accessRights | info:eu-repo/semantics/embargoedAccess | es |
dc.contributor.affiliation | Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo | es |
dc.date.embargoEndDate | 2025-05-08 | |