Analog-to-Digital Converters for Efficient Portable Devices

Abstract

La transformación digital en la que se encuentra inmersa nuestra sociedad no hubiese sido posible sin el desarrollo experimentado por la industria de la Microelectrónica. El escalado tecnológico dictado por la ley de Moore ha hecho posible que se puedan integrar en un único chip miles de millones de componentes electrónicos (principalmente transistores) con unas dimensiones que se acercan a la escala de unos cuantos átomos de silicio. Además de los beneficios en términos de coste de producción y prestaciones, el aumento de los niveles de integración ha propiciado que el procesamiento de las señales sea realizado cada vez más por circuitos digitales, ya que éstos obtienen una mejora del rendimiento con el escalado de los procesos de fabricación en comparación con los sistemas electrónicos analógicos. Una de las consecuencias de esta evolución es que la frontera entre el dominio analógico y el digital se ha ido desplazando con los años cada vez más al punto en el que se sensa o adquiere la información del entorno – como por ejemplo las señales electromagnéticas captadas por una antena en un teléfono móvil – o cualquier otra magnitud física detectada por un sensor de cualquier dispositivo. Todo ello tiene como consecuencia que los circuitos que realizan la transformación analógica a digital o ADC (de Analog-to-Digital Converter), sean unos elementos cada vez más esenciales en cualquier dispositivo electrónico. Sin embargo, el diseño de ADC eficientes en tecnologías CMOS nanométricas – más adecuadas para realizar circuitos digitales rápidos que circuitos analógicos precisos – supone afrontar una serie de retos científico-técnicos desde el nivel de abstracción más alto hasta su realización física en un chip de silicio. De entre las diversas arquitecturas de ADC, el estado del arte está dominado por diversas técnicas de conversión que son más eficientes en función del ancho de banda de la señal que se necesita digitalizar y la precisión (resolución) de dicha digitalización. De todas ellas, las denominadas Pipeline, SAR (de Successive Approximation Register) y Modulación Sigma- Delta (SDM), o una combinación híbrida de ellas, son las que ofrecen unas mejores métricas de rendimiento. Este proyecto de tesis se centra en el diseño de dos de estos tipos de ADC: SAR y SDM, considerando diseños en dos procesos tecnológicos diferentes, con aplicación en comunicaciones inalámbricas y en gestión de circuitos de energía para dispositivos portátiles. Tras una introducción al contexto de la investigación desarrollada y una descripción de los fundamentos de ADC, se presenta la primera contribución de esta tesis, consistente en el diseño de ADC basados en SDM reconfigurables para aplicaciones de sistemas de comunicación móvil. La primera parte de este estudio aborda los denominados convertidores de radiofrecuencia (RF) a digital, o RF-digital para aplicaciones de radio definida por software (SDR de Software-Defined Radio). Concretamente se presenta el procedimiento de síntesis y diseño a nivel de sistema de un modulador de tipo paso de banda (BP-SDM), implementado mediante técnicas de circuito de tiempo continuo, con una frecuencia central es programable de forma continua de 0 a 0.25fs, siendo fs la frecuencia de muestreo. La arquitectura del modulador es de lazo único con un filtro de tiempo continuo de cuarto orden y un cuantizador de 15 niveles. El lazo de realimentación está formado por un convertidor digital-analógico Sohail Asghar: PhD Dissertation Abstract (Spanish) (DAC) con función de transferencia senoidal implementada con un filtro FIR con un menor número de coeficientes que las mostradas en el estado del arte, lo que facilita su programabilidad, al mismo tiempo que aumenta la robustez y reduce el consumo de potencia con respecto a otras aproximaciones similares. Estas características se combinan con técnicas de submuestreo para lograr una digitalización más robusta y eficiente energéticamente de las señales centradas en 0.455 a 5 GHz, con una resolución efectiva escalable de 8 a 15 bits dentro del ancho de banda de la señal de 0.2 a 30 MHz. La segunda contribución en el ámbito de ADC de tipo SDM, es un diseño e implementación en una tecnología CMOS de 90nm de un modulador reconfigurable paso-baja/paso-banda (LP/BP) con frecuencia sintonizable, lo que lo hace especialmente apropiado para receptores altamente programables con aplicación en sistemas de comunicación basados en SDR. Los resultados experimentales validan el rendimiento del modulador en un rango de frecuencia de DC a 18 MHz, con una SNDR de 45 a 64 dB dentro de un ancho de banda de señal de 1 MHz, mientras que el consumo de potencia de 22.8-28.8mW. La segunda contribución de esta tesis es un ADC de tipo SAR para su uso en gestión de la potencia de convertidores DC/DC empleados en chips PMIC (de “Power Management Integrated Circuits”). El convertidor que se propone hace uso de dos técnicas desarrolladas en esta tesis doctoral y que dotan a este tipo de circuitos de ventajas en eficiencia energética con respecto al estado del arte. La primera técnica se basa en emplear un rango de entrada que se extiende por encima de la tensión de referencia en un factor de 1.33V, lo que permite digitalizar señales de 3.2V de amplitud con una referencia de 1.2V. Además, se propone una técnica de compensación del offset del comparador que no requiere calibración y permite obtener un offset residual de 0.5LSB. El chip ha sido diseñado y fabricado en una tecnología CMOS de 130nm, obteniendo SNDR=69.3dB, SFDR=79dB y una linealidad de DNL=1.2/-1.0LSB, INL=2.3/-2.2LSB, con un consumo de potencia de 0.9mW. Estas prestaciones lo sitúan entre los mejores ADC reportados para este tipo de aplicaciones. La calidad de la investigación desarrollada en esta tesis ha sido reconocida por la comunidad científica internacional como se demuestra por las publicaciones en diversos foros de IEEE y que se recogen al final de este documento. Entre otras, cabe destacar un artículo en la revista IEEE Transactions on Circuits and Systems –I: Regular Papers, con un índice de impacto de 3.934, situada en el primer cuartil de su categoría en el Journal Citation Reports (JCR) en la categoría de Electrical and Electronic Engineering.