Generador automático de Drivers y Monitores para la verificación de circuitos digitales en VHDL

Abstract

En este trabajo se desarrolla una herramienta la cual genere de manera automática los módulos Driver y Monitor en VHDL de diferentes circuitos electrónicos, para de esta manera tener la capacidad de verificar dichos diseños mediante la arquitectura de un testbench TLM (modelado a nivel de transacciones). Lo primero en realizar es buscar las formas de onda de los circuitos digitales, ahora mediante la aplicación de wavedrom dibujamos estas gráficas y las guardamos por defecto esta aplicación las guarda en formato JSON, con lo cual se puede añadir más información a esta transacción. Esta información adicional es la encarga de especificar de mejor manera el funcionamiento de los circuitos digitales a diseñar. Posteriormente se desarrolla un algoritmo que sea capaz de leer estos datos y generar los módulos Driver y Monitor del circuito en VHDL. Para esto se utiliza el lenguaje de programación Python el cual cuenta con librerías que ayudan a integrar los datos de la aplicación wavedrom en la base de datos de Python en forma de diccionarios. El algoritmo que se desarrollo es capaz de tomar los cambios de estado que se observan en las formas de onda de cada señal y convertirlos a un circuito en VHDL denominado Driver, Adicionalmente a esto se crea un módulo el cual usara las formas de onda generadas por el Driver para verificar el funcionamiento del circuito y comprobar que los datos enviados sean los correctos. Finalmente se tiene los módulos VHDL tanto del Driver como del Monitor del circuito deseado y se procede a realizar la simulación de estos y así verificar el correcto funcionamiento, para esto se utiliza el software Xilinx en cual se desarrolla los testbench para cada uno de los módulos y se realiza su simulación, con lo que se verifica visualmente que efectivamente los circuitos cumplen con las especificaciones y funcionan de manera correcta.

In this work, a tool is developed which automatically generates the Driver and Monitor modules in VHDL of different electronic circuits, in order to have the ability to verify said designs through the architecture of a TLM testbench (transaction level modeling) . The first thing to do is to look for the waveforms of the digital circuits, now through the Wavedrom application we draw these graphs and save them by default this application saves them in JSON format, with which more information can be added to this transaction. This additional information is responsible for specifying in a better way the operation of the digital circuits to be designed. Subsequently, an algorithm is developed that can read this data and generating the Driver and Monitor modules of the circuit in VHDL. For this, the Python programming language is used, which has libraries that help to integrate the data from the Wavedrom application into the Python database in the form of dictionaries. The algorithm that was developed can take the changes of state that are observed in the waveforms of each signal and converting them to a VHDL circuit called a Driver. In addition to this, a module is created which will use the waveforms generated by the Driver to verify the operation of the circuit and verify that the data sent is correct. Finally, we have the VHDL modules for both the Driver and the Monitor of the desired circuit and proceed to simulate them and thus verify the correct operation, for this the Xilinx software is used in which the testbench is developed for each of the modules and their simulation is carried out, with which it is visually verified that the circuits actually comply with the specifications and work correctly.