Diseño de un convertidor de tiempo a digital para la estimación del tiempo de vuelo de fotones

Abstract

Los Convertidores de Tiempo a Digital (TDC) son dispositivos que se basan en medir la diferencia entre dos señales de entrada y proporcionar una salida digital de ésta. Estos han sido utilizados con mayor frecuencia cada vez en la última década debido a su rápida respuesta en tiempo de resolución y capacidades temporales, alcanzando valores de picosegundos. Estas capacidades temporales han motivado la realización de este proyecto, que consiste en el diseño de un TDC con unas determinadas prestaciones. Entre otras, se prioriza que el sensor presente un bajo consumo y resolución alta. Ambos son cruciales para aplicaciones como la determinación del tiempo de vuelo (ToF) en sensores de imagen basados en diodos de avalancha sensibles a un único fotón (SPAD). En el presente trabajo se ha llevado a cabo una revisión bibliográfica del estado del arte en TDCs, siendo introducidas distintas arquitecturas publicadas, entre las cuales se puede distinguir entre TDCs de tipo analógicos y TDCs basados en técnicas digitales. Posteriormente, se ha analizado, implementado y estudiado mediante simulación eléctrica una de las arquitecturas que ha sido considerada adecuada para los objetivos establecidos. Estos objetivos son obtener una buena resolución, linealidad y consumo. Se han alcanzado gracias a un TDC basado en lineas de retraso de Vernier de 3 bits.

Time-to-digital converters are devices used to measure delay between two input signals and producing this difference as a digital output word. In the last decade, they have become popular due to their fast response in time resolution and temporal capabilities, reaching magnitudes of picoseconds. Those temporal capabilities are the reason to carry out this project which it consists of the design of a TDC with defined features. Low-power operation and a high resolution have been priorized, being both crucial for applications involving the measurement of the time-of-flight (ToF) with single-photon avalanche diode (SPAD) based image sensors. This work summarized several state-of-art converters and several publications related to TDCs, introducing different architectures discerning between analogic type TDCs and digital techniques based TDCs. Afterwards, a chosen architecture, considered competent for our goals, has been analyzed, implemented and studied with electrical simulations. These goals are to obtain a good linearity, resolution and low power consumption. They are accomplished thanks to a 3-bit delay-line baed Vernier TDC.