Resumen | El presente Trabajo de Fin de Grado trata el dise˜no de un p´ıxel de tipo DVS (Dynamic
Vision Sensor) con una tecnolog´ıa de fabricaci´on moderna y especificaciones de dise˜no que collevan unas prestaciones competitivas. ...
El presente Trabajo de Fin de Grado trata el dise˜no de un p´ıxel de tipo DVS (Dynamic
Vision Sensor) con una tecnolog´ıa de fabricaci´on moderna y especificaciones de dise˜no que collevan unas prestaciones competitivas. Los campos de aplicaci´on de este p´ıxel son en su mayor´ıa
a nivel de investigaci´on, siendo comercializado por muy pocas empresas. De esta forma, resulta
de inter´es realizar un dise˜no propio para su operaci´on en un grupo de investigaci´on. Adem´as, el
coste de un sensor DVS comercial puede ser de miles de euros en la actualidad debido a la baja
oferta que hay. Por ello, si se desea un dise˜no custom, puede compensar dise˜nar un sensor de
baja resoluci´on y fabricar m´ultiples sensores con las especificaciones dadas por el propio grupo
de investigaci´on, con el fin de utilizarlo en una gran variedad de aplicaciones. Para llevar a cabo
dicho dise˜no, nos encontramos con el amplio rango de retos que ello supone.
En primer lugar, en la parte de s´ıntesis del dise˜no, comenzamos con las consideraciones de
las especificaciones de dise˜no proporcionadas, las cuales centraban su atenci´on en un equilibrio
entre la maximizaci´on de la ganancia y la reducci´on del consumo. Teniendo esto en cuenta,
definimos y analizamos la arquitectura de nuestro p´ıxel DVS, as´ı como la comprobaci´on de su
funcionamiento a trav´es de la realizaci´on de diversas simulaciones. En este proceso, entre otros
resultados, se obtiene un rango din´amico de al menos 8 d´ecadas, ´o 160 dB, un consumo de 80,83
nW y un jitter m´aximo de 4,71 ms.
Una vez finalizada la parte de s´ıntesis con ´exito, se da paso al dise˜no f´ısico comprendido dentro
del proceso de Layout en el dise˜no de circuitos integrados. En ´esta, se ha tenido en cuenta las
restricciones impuestas por la tecnolog´ıa CMOS(1−poly 6−metal 1,8 V UMC 0,18 µm CMOS
process) utilizada. Finalmente, se ha logrado realizar la comparaci´on Layout Vs. Esquem´atico
(LVS) con ´exito y construido matrices de p´ıxeles M×N. Cada uno de los procesos nombrados
ser´an descritos y analizados detenidamente en los cap´ıtulos que forman nuestro trabajo.
Dentro de las posibles aplicaciones de nuestro dise˜no, cabe destacar el uso de p´ıxeles DVS
en microscop´ıa electr´onica, que consiste en aprovechar la capacidad de estos p´ıxeles para detectar variaciones temporales de carga con una excelente resoluci´on temporal. Siendo la corriente
detectada, la producida en las proximidades de las uniones PN por los electrones generados por
los microscopios electr´onicos de barrido. Para ello, la alta ganancia obtenida en nuestro dise˜no
resultar´a de gran utilidad, permitiendo detectar incidencias de un n´umero de cargas extraordinariamente bajo.
|