Design and security evaluation of secure cryptoharware (FPGA and ASIC) against hackers exploiting side-channel information

Abstract

Tradicionalmente, la seguridad en los dispositivos criptográficos estaba ligada exclusivamente a la fortaleza del algoritmo. El nivel de seguridad venía determinado por la formulación matemática y la longitud de la clave. Sin embargo, la implementación física de los circuitos criptográficos tiene fugas de información como pueden ser el consumo de potencia o la radiación electromagnética, que puede ser explotadas por potenciales hackers para revelar la clave secreta. Uno de los ataques más potentes es el que se basa en análisis del consumo de potencia, conocido como Differential Power Analysis (DPA) attack. El DPA utiliza la dependencia del consumo de potencia con los datos procesados para revelar información. Para proteger los circuitos criptográficos se utilizan ampliamente estilos de lógica diferencial con un consumo de potencia (casi) constante. En este trabajo se proponen diferentes metodologías de diseño de celdas diferenciales mediante la redistribución de la carga almacenada en los nodos internos, eliminando el efecto memoria que aparece como un agujero importante en la seguridad. Las celdas propuestas eliminan la carga residual en el circuito y simplifican la estructura de la celda. Para demostrar la ganancia en prestaciones, se han diseñado, implementado físicamente y caracterizado experimentalmente estas celdas en la tecnología de TSMC de 90nm. Los resultados experimentales muestran una reducción del 15% en el área, del 11% en el consumo de potencia y sin degradación en el retraso de las puertas propuestas. Para demostrar la mejora en seguridad, se han desarrollado ataques DPA basados en simulación.