Buscar
Mostrando ítems 1-3 de 3
Ponencia
Internode: Internal Node Logic Computational Model
(IEEE Computer Society, 2003)
In this work, we present a computational behavioral model for logic gates called Internode (Internal Node Logic Computational Model) that considers the functionality of the gate as well as all the different internal ...
Ponencia
Desarrollo de una aplicación en internet para la autoevaluación de alumnos del área de Producción animal
(Universidad de Sevilla. Instituto de Ciencias de la Educación, 2003)
En este proyecto se ha tratado de desarrollar una herramienta informática que permita a los alumnos de la asignatura Zootecnia General de la EUITA comprobar sus conocimientos sobre esta materia y, al mismo tiempo, ...
Capítulo de Libro
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits
(Springer, 2003)
The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing analysis on each combinational block of the circuit. A key factor in timing analysis is the election ...