Todo idUSComunidades y coleccionesFecha de publicaciónAutoresTítulosMateriasAgencias financiadorasPremiadosPerfiles de autor USEsta colecciónFecha de publicaciónAutoresTítulosMateriasAgencias financiadorasPremiados
Mostrando ítems 1-2 de 2
This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ...
This communication shows the influence of clocking schemes on the digital switching noise generation. It will be shown ...