Propuesta y estudio de diferentes variantes de la interfaz digital/analógica en un convertidor digital/analógico sobremuestreado realizado con arquitecturas Sigma/Delta en paralelo, en bucle abierto y entrelazadas en el tiempo

Abstract

La modulación Sigma-Delta es una de las formas de conversión de señal (de analógica a digital, o viceversa) más comunes en la actualidad. Se usa cada vez más en sistemas de telecomunicaciones ya que facilita la digitalización de los circuitos. Además, en cuanto a los transmisores, la tendencia actual es la conversión de lo digital a lo continuo en la etapa de radio-frecuencia y por ello, los DACs (digital-to-analog converters) tienen que trabajar a muy altas frecuencias. Debido a todo esto, es cada vez más frecuente la implementación de estrategias de Time-Interleaving (TI) en la realización de dichos DACs. La estrategia de TI consiste en el desarrollo de N arquitecturas en paralelo que resulten equivalentes al conjunto original en funcionalidad, pero trabajando cada una de estas arquitecturas a una frecuencia N veces menor (en nuestro caso concreto, trabajando a �!⁄�). La solución tradicional tras las estrategias de TI es, una vez realizado el procesamiento digital, recuperar la secuencia de datos a la frecuencia de conversión y que, en última instancia, el DAC opere a la frecuencia original (�!). Además de la utilización de TI, otra de las estrategias de realización de los moduladores presentes en el estudio es la arquitectura en bucle abierto (open-loop). El hecho de tratarse de estructuras OL (junto con TI) facilita el aumento de la frecuencia efectiva de operación del DAC. En este documento se plantea una alternativa a lo anteriormente comentado. El objetivo es demostrar, a través del análisis y las simulaciones con MATLAB® y Simulink®, que es posible la conversión usando N DACs pero trabajando a la frecuencia baja. El estudio se realiza para los casos de TI con N=2 y N=4. La motivación del estudio es demostrar que los resultados con N DACs a la salida son similares a los obtenidos con un multiplexor y un único DAC. Como ventaja de esta alternativa se puede destacar que se trabaja a menor frecuencia, lo que implica menores errores dinámicos y menor deterioro de la señal analógica generada. Aunque aumente el número de DACs, estos son módulos de fácil diseño e implementación y no supone gran diferencia, en comparación con las ventajas que presenta. En el Capítulo 1 se dan algunas nociones básicas sobre conceptos y parámetros que se utilizan a lo largo de todo el documento como son los convertidores de sobremuestreo, la modulación Sigma-Delta, el SNR (signalto-noise ratio), la descomposición polifásica, el Time-Interleaving y el wrapping. En los Capítulos 2 y 3 se desarrollan y comparan con valores esperados, los resultados obtenidos para las simulaciones en MATLAB® y Simulink® en los casos de TI con N=2 y N=4 (respectivamente). Los efectos que pueden deteriorar las prestaciones de la propuesta de este trabajo, es decir, el uso paralelo de varios DACs, se analizan en estos capítulos. Los modelos de simulación usados para este objetivo son (en orden de aparición en el documento): DACs como ganancias de valor constante (valor unidad por comodidad), DACs como ganancias con desapareamiento, DACs con codificación termométrica y ganancias de valor constante (valor unidad por comodidad) y DACs con codificación termométrica y ganancias con desapareamiento. En cada uno de los apartados donde se tratan estos modelos, se comparan resultados con el caso a alta frecuencia y se plantean posibles límites de aplicabilidad de la estrategia en cuestión. En la mayoría de los casos, las comparaciones se realizan a través de la ��� (o su valor en media tras varias simulaciones ���, según el caso) y de los espectros de la señal de salida tras la simulación. Además, al inicio de cada uno de los capítulos, se añade un apartado donde se desarrolla la descomposición polifásica del sistema (para los casos N=2 y N=4 respectivamente), para así poder justificar los modelos de Simulink® que se utilizan para el estudio. Los casos sin desapareamiento se presentan como una comprobación de que las estrategias planteadas funcionan, pero el objetivo del estudio es detectar cómo los efectos secundarios en una realización electrónica pueden degradar la solución de la propuesta de utilizar varios DACs a baja frecuencia en paralelo. En una realización electrónica, cada elemento unitario del DAC, debido a las desviaciones de los componentes, va a tomar valores en torno al valor nominal pero que difieren en una determinada cantidad y estas desviaciones se modelan a lo largo del estudio a través de la componente de desapareamiento. Una vez expuestas todas estas posibilidades de modelar los DACs y comprobada su factibilidad, en los Capítulos 2 y 3, se plantean una serie de posibles mejoras de prestaciones a las estrategias anteriormente mencionadas. Las opciones que se plantean son: implementación de estrategia de DWA (Data-Weighted Averaging) en los bloques de codificación termométrica (se plantea la posibilidad de una estrategia de DWA única para todos los canales y estrategias de DWA independientes en cada canal) y selección entre N+1 DACs disponibles para que trabajen en cada uno de los canales (tres DACs cuando N=2 y cinco DACs cuando N=4). En el caso de la selección de DACs se plantean las posibilidades de hacerlo cuando los DACs están modelados como ganancias con desapareamiento o, por el contrario, cuando están modelados con codificación termométrica y posteriores ganancias con desapareamiento. Por último, en el Capítulo 4, se reúnen todos los resultados obtenidos en los dos capítulos anteriores, se obtienen las conclusiones pertinentes y se plantean posibles mejores futuras.

Sigma-Delta (SD) modulation is one of the most common ways of signal conversion nowadays (from analog to digital, or vice versa). The adoption of such modulation has been increasing in telecommunication systems as it facilitates circuits digitalization. Furthermore, in terms of transmitters, the current trend is the conversion from digital to continuous in the radio-frequency stage and therefore, DACs (digital-to-analog converters) have to work at very high frequencies. Due to this, the implementation of Time-Interleaving (TI) strategies when carrying out DACs is increasingly frequent. The TI strategy consists of the development of N architectures in parallel that are equivalent to the original set in functionality but working each of these architectures at a frequency N times lower (in our specific case, working at �!⁄�). The traditional solution behind TI strategies is, once the digital processing is completed, to recover the data stream to the conversion frequency and ultimately the DAC to operate at the original frequency (�!). In addition to the use of TI, another strategy for implementing the modulators presented in the study is the open-loop (OL) architecture. The fact that they are OL structures (together with TI) makes it easier to increase the effective operating frequency of the DAC. Throughout this study, the possibility of placing DACs at the low frequency outputs and testing its feasibility is proposed. Once completed, the standard deviations of electronic fulfillment (mismatch) are analyzed, and possible solutions are proposed in order to improve strategies. TI cases with N = 2 and N = 4 are analyzed.