Ver ítem 

Mostrar el registro sencillo del ítem

Ponencia

Opened Access
Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze

dc.creatorViejo Cortés, Juliánes
dc.creatorOstúa Arangüena, Enriquees
dc.creatorBellido Díaz, Manuel Jesúses
dc.creatorJuan Chico, Jorgees
dc.creatorMillán Calderón, Alejandroes
dc.creatorRuiz de Clavijo Vázquez, Paulinoes
dc.creatorGuerrero Martos, Davides
dc.date.accessioned2021-02-10T08:46:42Z
dc.date.available2021-02-10T08:46:42Z
dc.date.issued2006
dc.identifier.citationViejo Cortés, J., Ostúa Arangüena, E., Bellido Díaz, M.J., Juan Chico, J., Millán Calderón, A., Ruiz de Clavijo Vázquez, P. y Guerrero Martos, D. (2006). Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze. En IWS 2006: XII Taller IBERCHIP San José, Costa Rica: IBERCHIP.
dc.identifier.urihttps://hdl.handle.net/11441/104799
dc.description.abstractCon este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos entornos de diseño de alto nivel: System Generator for DSP. Así, en este documento el objetivo es mostrar por un lado las características del entorno de diseño y las herramientas utilizadas y por otro la metodología de diseño e implementación de periféricos de DSP para MicroBlaze usando System Generator. Asimismo, se presenta un ejemplo de diseño que permitirá demostrar la eficacia de la metodología propuesta.es
dc.description.sponsorshipMinisterio de Ciencia y Tecnología TEC 2004-00840/MICes
dc.description.sponsorshipMinisterio de Industria, Turismo y Comercio OPENRTU FIT-330101-2004-5es
dc.formatapplication/pdfes
dc.format.extent10es
dc.language.isospaes
dc.publisherIBERCHIPes
dc.relation.ispartofIWS 2006: XII Taller IBERCHIP (2006).
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internacional*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/*
dc.titleDiseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblazees
dc.typeinfo:eu-repo/semantics/conferenceObjectes
dcterms.identifierhttps://ror.org/03yxnpp24
dc.type.versioninfo:eu-repo/semantics/publishedVersiones
dc.rights.accessRightsinfo:eu-repo/semantics/openAccesses
dc.contributor.affiliationUniversidad de Sevilla. Departamento de Tecnología Electrónicaes
dc.relation.projectIDTEC 2004-00840/MICes
dc.relation.projectIDOPENRTU FIT-330101-2004-5es
dc.relation.publisherversionhttp://161.111.232.132/iberchip2006/ponencias.htmles
dc.contributor.groupUniversidad de Sevilla. TIC204: Investigación y Desarrollo Digitales
dc.eventtitleIWS 2006: XII Taller IBERCHIPes
dc.eventinstitutionSan José, Costa Ricaes
dc.relation.publicationplaceSan José, Costa Ricaes
dc.contributor.funderMinisterio de Ciencia Y Tecnología (MCYT). Españaes
dc.contributor.funderMinisterio de Industria, Turismo y Comercio. Españaes

FicherosTamañoFormatoVerDescripción
Diseño e implementación óptima ...440.9KbIcon   [PDF] Ver/Abrir  

Este registro aparece en las siguientes colecciones

Mostrar el registro sencillo del ítem

Attribution-NonCommercial-NoDerivatives 4.0 Internacional
Excepto si se señala otra cosa, la licencia del ítem se describe como: Attribution-NonCommercial-NoDerivatives 4.0 Internacional