Ponencia
Redes e interconexiones de procesadores con capacidad de tolerancia a fallos
Autor/es | Sánchez Solano, Santiago
Valencia Barrero, Manuel Huertas Díaz, José Luis |
Departamento | Universidad de Sevilla. Departamento de Tecnología Electrónica |
Fecha de publicación | 1992 |
Fecha de depósito | 2018-09-19 |
Publicado en |
|
Resumen | Se describe una familia de redes de interconexión para sistemas multiprocesadores. Estas redes utilizan buses múltiples estructurados en varios niveles e incorporan el concepto de tolerancia a fallos mediante redundancia ... Se describe una familia de redes de interconexión para sistemas multiprocesadores. Estas redes utilizan buses múltiples estructurados en varios niveles e incorporan el concepto de tolerancia a fallos mediante redundancia en las vías de comunicación. Sus principales características son: buena relación coste/ rendimiento, fiabilidad, modularidad y flexibilidad. La comunicación incluye así mismo una visión panorámica de los aspectos de diseño e implementación de una serie de prototipos de los elementos básicos de la red de interconexión. |
Cita | Sánchez Solano, S., Valencia Barrero, M. y Huertas Díaz, J.L. (1992). Redes e interconexiones de procesadores con capacidad de tolerancia a fallos. En VII Congreso de diseño de circuitos integrados. DCIS'92 (541-542), Toledo (España): Universidad Politécnica de Madrid. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
valencia_ponencia_1992_redes.pdf | 1.732Mb | [PDF] | Ver/ | |