Máster Universitario en Microelectrónica: Diseño y Aplicaciones de Sistemas Micro/Nanométricos
URI permanente para esta colecciónhttps://hdl.handle.net/11441/68945
Examinar
Envíos recientes
Trabajo Fin de Máster Diseño de una red neuronal oscilatoria digital con capacidad de aprendizaje on-line sobre FPGA(2023) Vázquez Díaz, Daniel; Avedillo de Juan, María José; Jiménez Través, Manuel; Núñez Martínez, Juan; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoLa inteligencia artificial es un concepto que cada vez está más integrado en nuestras vidas. Aunque no nos demos cuenta, esta nos rodea en nuestro día a día. Ejemplos de esto son los algoritmos que utilizan los buscadores de internet, los cuales permiten ofrecer una publicidad que se adaptada en función de la información recopilada durante las búsquedas o los algoritmos de reconocimiento de señales de tráfico que se están implementando en los vehículos actuales. En general, estos algoritmos de inteligencia artificial están implementados sobre plataformas basadas en CPU y/o GPU, que tienen la desventaja de su gran consumo de potencia, que los hace inviables en aplicaciones de bajo consumo. Una alternativa es la implementación en hardware de estas redes neuronales, con frecuencia usando dispositivos y paradigmas de computación no convencionales. Entre estas últimas, se están estudiando redes neuronales oscilatorias (ONNs) con potencial para una computación eficiente energéticamente. En este trabajo fin de master se ha desarrollado el estudio e implementación hardware de un algoritmo de aprendizaje iterativo supervisado para ONNs. Este trata de mejorar las prestaciones de los algoritmos de aprendizaje simples, como la regla de Hebb. El punto de partida para el desarrollo de este trabajo ha sido una descripción Verilog a nivel RTL, sintetizable y parametrizable de una ONN digital. Las principales tareas llevadas a cabo han sido: • Análisis del funcionamiento de la ONN digital mediante simulación del código proporcionado. • Desarrollo y validación del nuevo algoritmo utilizando lenguajes de alto nivel (MATLAB). • Diseño a nivel RTL y validación de una implementación hardware del algoritmo. Se ha generado una descripción Verilog sintetizable y parametrizable para este hardware. En el diseño se ha utilizado el entorno Vivado. • Desarrollo de un sistema para su demostración experimental. Este usa una placa de desarrollo Zybo-7. La ONN y los módulos hardware que realizan el aprendizaje online se implementan en la lógica programable del APSoC Zynq del que dispone dicha placa. En su procesador corre una aplicación que permite conectar su puerto serie con el diseño hardware. Una aplicación MATLAB envía ordenes de aprendizaje o de inferencia a la ONN desde un PC. El algoritmo desarrollado mejora las prestaciones de los algoritmos de aprendizaje simples, como la regla de Hebb y se ha demostrado la operación correcta del sistema experimentalTrabajo Fin de Máster Uso de herramientas de código abierto para el diseño de circuitos y sistemas integrados analógicos, digitales y de señal mixta(2023) González Bautista, Paula; Rosa Utrera, José Manuel de la; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoEste trabajo de fin de master realiza una investigación de proyectos, entornos y herramientas de relevancia en el mundo del hardware libre. Gracias a ello se establece una base sólida de herramientas y entornos disponibles para el diseño de circuitos y sistemas integrados analógicos, digitales y de señal mixta. Haciendo uso de dichas herramientas, se instaura un flujo de trabajo de diseño digital desde las especificaciones del diseño hasta el nivel de layout completamente en código abierto, dando lugar a la evaluación de dichos recursos en el ámbito del diseño de circuitos y sistemas integrados con el fin de ser una guía de introducción a este metodología de diseño y contribuir a un diseño colaborativo de circuitos integrados.Trabajo Fin de Máster Design and implementation of a low-power low-cost smart embedded system for remote animal monitoring(2023) Galvín Coronil, Víctor; Fernández Berni, Jorge; Velasco Montero, Delia; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoThis Master’s thesis serves as the foundation for an innovative wildlife monitoring system, encompassing hardware design, firmware and software development, and offering insights into future directions. Leveraging the research group’s extensive experience in research, development, and field deployment of wildlife technology solutions, the thesis has culminated in a device with versatile capabilities suitable for a wide range of applications. A central focus of this work is on energy efficiency, prioritizing low-power operation to facilitate extended field deployments and reduce maintenance requirements. The integration of AI capabilities is a core component, enabling real-time data analysis within the embedded system. The system’s architecture is thoughtfully designed to seamlessly integrate data from diverse sources, including visual, acoustic, and environmental inputs, providing comprehensive insights into the natural world. Modularity in communication networks empowers the system to adapt to varying project requirements and network environments. The successful integration of hardware and software components enhances system performance, ensuring seamless data flow and efficient communication between different modules. The thesis underscores the importance of comprehensive testing, performance characterization, and real-world field testing for future research. In summary, this work represents a crucial step in the development of a versatile, energy-efficient, and AI-enhanced wildlife monitoring system with the potential to make substantial contributions to the field of conservation technology.Trabajo Fin de Máster Validación del flujo de diseño de sistemas on-chip basados en RISC-V mediante herramientas de código abierto dentro del programa chipIgnite de eFabless(2023) Galán Benítez, Ismael; Carmona Galán, Ricardo; Rosa Utrera, José Manuel de la; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoEste trabajo se ha elaborado con el propósito de facilitar el acceso de nuevos usuarios al desarrollo de circuitos microelectrónicos. Siendo conscientes de que las herramientas de diseño automático que dominan el sector no están al alcance adquisitivo de cualquier persona, se pretende encontrar y validar alternativas dentro de los programas de código abierto. Tras una breve exposición del paradigma actual de la industria, entraremos en detalle sobre las características del proceso de diseño y el desarrollo de circuitos integrados desde su descripción en lenguaje a nivel de hardware hasta la extracción del layout con el que implementarse físicamente. Revisaremos etapa por etapa el flujo de diseño de un circuito digital y presentaremos los rasgos generales de una de las arquitecturas de procesador de código abierto más popularizadas a día de hoy: el RISC-V. Procederemos a detallar todos y cada uno de los pasos seguidos para desarrollar exitosamente el flujo de diseño, así como se mostrará la instalación y manejo de las herramientas que serán empleadas para lograr tal labor. Todas ellas estarán contenidas en IIC-OSIC-TOOLS, un entorno creado por el Instituto de Circuitos Integrados de la Universidad Johannes Kepler, y cuyo programa insignia en el proceso será OpenLane. Se espera que este documento pueda servir como manual práctico y que cualquier persona interesada pueda ejecutar de manera rápida y lo más sencillamente posible las aplicaciones citadas para obtener su propio circuito. Para demostrar la validez del proceso y los programas que se citarán, adicionalmente hemos desarrollado un procesador básico basado en la arquitectura RISC-V, cuyos archivos de descripción y resultados servirán como ejemplo ilustrativo de todo el contenido tratadoTrabajo Fin de Máster Diseño e implementación de un transceptor para identificación por radiofrecuencia (RFID)(2023) Baños Aranceta, Bingen; Fernández Berni, Jorge; Río Fernández, Rocío del; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoTrabajo Fin de Máster Circuitos de captación y gestión de la energía en aplicaciones de recolección de energía ambiente(2022) Vicente García, Laura; Fernández Berni, Jorge; López Martínez, Paula; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoLa recolección de energía ambiente es el proceso consistente en obtener energía aprovechable a partir de fuentes ambientales. Algunos ejemplos de fuentes energéticas son la luz solar, la energía térmica o los movimientos físicos. La tendencia actual de la tecnología basada en silicio converge cara el desarrollo de circuitos de muy bajo consumo. Este factor, junto con el desarrollo de baterías de cada vez mayor densidad, ha permitido desarrollar sistemas portables e implantables de larga vida. Sin embargo, la presencia de baterías en los circuitos electrónicos tiene repercusiones directas sobre su tamaño, coste y operación. En este contexto, las técnicas de recolección de energía aparecen como una posible alternativa a las baterías que aseguren la autonomía de los sistemas.Trabajo Fin de Máster Diseño Microelectrónico de Cifradores AEAD con Introducción de Técnicas de Reducción del Consumo de Potencia(2022) Fernández García, Carlos; Jiménez Fernández, Carlos Jesús; Potestad Ordóñez, Francisco Eugenio; Universidad de Sevilla. Departamento de Tecnología ElectrónicaTrabajo Fin de Máster Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial(2022) Campos Ramos, Adrián; Avedillo de Juan, María José; Jiménez Través, Manuel; Núñez Martínez, Juan; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoCon el transcurrir de los años han surgido numerosas aplicaciones en campos muy diversos, como la medicina, la seguridad o la educación, que hacen uso de la visión artificial. Muchas de estas aplicaciones requieren la detección e identificación de objetos o personas. Las redes neuronales, y en particular las redes neuronales convolucionales, han demostrado su utilidad para estas tareas y han permitido un desarrollo muy significativo de este campo. Sin embargo, a veces es mucho más simple y efectivo aplicar soluciones ya conocidas del campo de Machine Learning. Los dispositivos Zynq All Programmable System on Chip (AP SoC) pueden llegar a ser muy efectivos. La posibilidad de dividir el trabajo entre la lógica programable y su sistema de procesamiento nos presenta una solución factible para la implementación de grandes algoritmos y mayor velocidad que la ejecución total en un sistema de procesamiento. Este Trabajo Fin de Master (TFM) aborda la implementación de un sistema para el reconocimiento de imágenes de dígitos manuscritos (0-9) sobre la placa de desarrollo Pynq-Z2 que incorpora un dispositivo AP SoC de la familia Zynq de Xilinx. El desarrollo se ha realizado en el entorno PYNQ, que permite el uso de aceleradores hardware desde Python. De esta forma se han implementado funciones aceleradas en hardware que son llamada desde Python. El acelerador almacena un conjunto de imágenes de referencia con las que comparar la imagen a clasificar, identificando la más próxima. Esto es, se implementa para la clasificación un algoritmo del “vecino más próximo”. La selección de las imágenes de referencia aplicando otro algoritmo clásico, el k-means, permite obtener soluciones con un compromiso satisfactorio entre tiempo de inferencia, accuracy (precisión) y recursos utilizados. Además, se realiza una comparación con un sistema que utiliza redes neuronales binarias. La funcionalidad del sistema desarrollado se demuestra mediante la ejecución de un documento interactivo (Jupyter Notebooks) accesibles a través de una interfaz web.Trabajo Fin de Máster Time series forecasting with deep learning for cognitive-radio applications(2021) Okorie Enwere, Promise Ihechiluru; Rosa Utrera, José Manuel de la; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoWe live in a world where the number of devices that are constantly communicating with each other are growing exponentially, and to keep up with that trend, new communication technologies are being developed at a higher rate than in previous decades. The consequence of all these is the increase in the shared usage of the same electromagnetic spectrum by all these devices. Cognitive Radios (CR) [1] are being proposed as a solution that allows communication systems to efficiently use the frequency spectrum, by dynamically modifying their transceiver specifications according to the information sensed from the electromagnetic environment, where they should be able to develop sensing, decision, sharing and allocation functions. A Software-defined Radio (SDR) acts as the base upon which CR technology can be implemented. Artificial Intelligence (AI) layers, embedded in CR systems can be used to optimize the management of the electromagnetic spectrum and assist the signal processing and performance of IoT nodes equipped with CR technology [2]. In the past few years, improvements on Artificial Neural Networks (ANNs) have led to their usage in trying to solve the spectrum management problem, where, for example, Long Short-term Memory networks (LSTMs), a type of Recurrent Neural Networks (RNNs) have been used in the past to predict temporal evolution of data [3] [4]. This project contributes to this topic by examining the use of several ANNs to predict spectrum occupancy in CR systems. Their performance is compared in terms of system complexity, execution time and accuracy. Five NN architectures are studied and implemented to predict channel occupancy which was envisioned as a time series forecasting/prediction problem and will be used to predict the future evolution of the radioelectric spectrum for Cognitive-Radio applications.Trabajo Fin de Máster Estudio de la técnica de adquisición de datos quanta imaging en sensores de imagen asíncronos.(2021) Méndez Romero, Roberto José; Leñero Bardallo, Juan Antonio; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoEn este Trabajo de Fin de Máster se realiza un estudio de viabilidad sobre la aplicación de la técnica de adquisición de datos Quanta Imaging en sensores de luminancia asíncronos o de tipo Octopus. Para ello, se comienza presentando las características de estos sensores y también la de los sensores que ponen nombre a la técnica, conocidos como Quanta Imaging Sensors. Por otra parte, se exponen los principios en los que se basa la técnica y las ventajas que se podrán derivar de su uso. Posteriormente, se detallan los dos modelos que se han desarrollado para simular la adquisición y generación de imágenes mediante un sensor de luminancia asíncrono. El primero, basado en una arquitectura reportada en la bibliografía, se utilizará como referencia. El segundo, que añade al anterior la implementación de la técnica Quanta Imaging, servirá como objeto de estudio del trabajo. Por otro lado, se explican las métricas que se han definido para comparar las imágenes generadas por cada modelo. Puesto que la técnica Quanta Imaging requiere del uso de ventanas temporales de exposición, se definen una serie de parámetros para generar diferentes tipos y se caracterizan para analizar los artefactos que producirían sobre las imágenes generadas. Por último, la validación de la técnica se realiza en dos pasos. En primer lugar, se compara numérica y visualmente los resultados obtenidos por simulación a partir de una batería de imágenes reales para distintas tasas de adquisición. En segundo lugar, se reconstruye una imagen aplicando la técnica de Quanta Imaging con datos experimentales obtenidos por un sensor de luminancia asíncrono real en un entorno de laboratorio. Como resultado, se llega a la conclusión de que la técnica cumple su cometido y resulta beneficiosa en este tipo de sensores.Trabajo Fin de Máster Caracterización experimental de prototipos de sensores solares para navegación espacial(2021) López Carmona, María; Leñero Bardallo, Juan Antonio; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoEn este Trabajo Fin de Máster (TFM) se han caracterizado experimentalmente dos prototipos de sensores solares asíncronos para navegación espacial que operan en la región fotovoltaica. Los sensores solares son dispositivos muy demandados que sirven para medir la posición relativa del Sol con respecto al sensor con el fin de determinar y controlar la actitud de los diversos sistemas de navegación espacial. A lo largo de este trabajo se exponen las ventajas que presentan estos dispositivos frente a los sensores convencionales síncronos comerciales, como son la baja latencia, reducido consumo, bajo ancho de banda y disminuida tasa de flujo de datos transmitidos al exterior; especificaciones que los convierten en dispositivos muy competitivos en el mercado de los sistemas de navegación espacial. Las tareas principales del trabajo han abarcado la puesta en marcha de los diversos experimentos necesarios, la toma de medidas, su análisis y la elaboración de informes de los resultados obtenidos. Se reportan a lo largo de la memoria las características estáticas, método de calibración, precisión, resolución espacial, angular y temporal, tiempo de respuesta y el consumo de potencia de los dos tipos de sensores solares. Finalmente, se realiza una comparativa con diversos sensores solares del estado del arte de estos dispositivos, recalcando las ventajas y limitaciones que presentan los sensores caracterizados en este estudio. Los resultados obtenidos indican que los prototipos son mejores candidatos frente al arte en términos de consumo, latencia y ancho de banda.Trabajo Fin de Máster Diseño de un píxel de alto rango dinámico con control automático de exposición(2021) Lamouaraa Sedlackova, Yassine; Fernández Berni, Jorge; Carmona Galán, Ricardo; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoTrabajo Fin de Máster Set-up de caracterización y circuitos de acondicionamiento para nanogeneradores basados en captadores de energía cinética(2021) Moral Jalón, Jaime del; Aparicio Rebollo, Francisco Javier; Ghaffarinejad, Ali; Gines Artenga, Antonio José; Universidad de Sevilla. Departamento de Física Aplicada ITrabajo Fin de Máster Establecimiento y medida de figuras de seguridad criptográfica en función de la potencia(2021) Bonilla Zapata, Dorlin; Acosta Jiménez, Antonio José; Tena Sánchez, Erica; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoLos ataques de canal lateral se utlizan para revelar datos secretos de dispositvos criptográfcos mediante la extracción de información fsica como el tempo de cómputo, el consumo de energía (potencia) o la radiación electromagnétca, entre otros. Los ataques por análisis de potencia diferencial suelen ser efectvos porque existe una correlación entre el consumo de potencia y el dato procesado, razón por la cual en los últmos años se han propuesto varias contramedidas a nivel de arquitectura, algoritmo y hardware para prevenir este tpo de ataques, no obstante a veces aparecen vulnerabilidades de canal lateral en implementaciones hardware donde el consumo de energía resulta dependiente de la lógica involucrada. Frente a la necesidad de cifrar la información para que sea ilegible para terceros en el actual escenario mundial donde la ciberseguridad es vital para un sin fn de procesos y sistemas, y donde cada vez hacemos un mayor uso de dispositvos portables que cuentan con recursos limitados, se hace necesario investgar sobre nuevos mecanismos, algoritmos, circuitos y técnicas que permitan desarrollar implementaciones más seguras a la vez que ofrezcan soluciones con mayor efciencia energétca y mejores prestaciones a nivel de hardware, a medida que la tecnología interconectada (IOT) contnúa impactando y moldeando la forma en que trabajamos, vivimos y nos relacionamos. En este trabajo se evalúan por simulación eléctrica un conjunto de celdas lógicas digitales implementadas en estlos lógicos Diferental Precharge Logic - DPL a nivel de transistor (SABL, CRSABL, DyCML, WDDL) en términos de prestaciones de seguridad, potencia y retraso, las cuales son aplicables a circuitos y dispositvos criptográfcos seguros.Trabajo Fin de Máster Diseño de sistemas empotrados para aplicaciones de procesado de imagen y vídeo sobre FPGAs usando Vivado SDSoC(2019-09) Pino Roldán, Roberto Joaquín del; Avedillo de Juan, María José; Sánchez Solano, Santiago; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoEl procesado de imagen y vídeo es un campo que tiene una amplia área de aplicaciones, abarcando desde la automatización del hogar hasta servicios de seguridad y aplicaciones militares. Por otra parte, las aplicaciones emergentes en entornos como IoT demandan el desarrollo de sistemas empotrados con elevada potencia de cálculo pero recursos de tamaño, coste y consumo de potencia reducido. Una solución eficiente para suplir dicha demanda es el uso de compuertas programables (FPGA). Los dispositivos Zynq All Programmable System on Chip (AP SoC) de Xilinx tienen la capacidad de procesar grandes cantidades de datos, ya que incorporan un sistema de procesamiento (PS) de altas prestaciones junto a lógica programable (PL). Las capacidades de los dispositivos Zynq de Xilinx, junto con las nuevas metodologías y herramientas de desarrollo que permiten la descripción de algoritmos a alto nivel y facilitan la exploración del espacio de diseño con el objetivo de alcanzar compromisos adecuados coste/rendimiento, resultan particularmente útiles en la implementación de algoritmos de procesado de imágenes y vídeo, en los que se explota el paralelismo inherente de los algoritmos de procesado a través de la asignación de tareas de cómputo intensivo al hardware. El presente Trabajo Fin de Máster expone el desarrollo de un sistema básico de procesado de imagen y vídeo, implementado sobre la placa de desarrollo ZYBO (Zynq BOard) que incorpora un dispositivo AP SoC de la familia Zynq de Xilinx. El desarrollo del sistema está basado en una metodología de codiseño hardware/software con la herramienta SDSoC. La metodología de desarrollo incluye el diseño de una plataforma hardware para el entorno SDSoC, la implementación y optimización de algoritmos capaces de operar en tiempo real y la verificación de estos sobre la placa de desarrollo. El sistema de detección de bordes diseñado recibe un flujo de vídeo de entrada en formato 1080p@60Hz a través del puerto HDMI presente en la placa de desarrollo. Este flujo de entrada es procesado mediante un algoritmo, acelerado en lógica programable, y se encuentra disponible a la salida del sistema a través del puerto VGA de la placa. La funcionalidad del sistema se demuestra mediante la implementación de algoritmos de procesado (detección de bordes Sobel, filtro laplaciano y filtro sepia), en los que se puede apreciar de forma clara el procesado en tiempo real que realizan los algoritmos acelerados en hardware frente a la pérdida de frames de vídeo de sus semejantes implementados en el PS, es decir, sin aceleración.Trabajo Fin de Máster Diseño de un sensor solar basado en eventos(2019-06-28) Calle Martos, Antonio de la; Leñero Bardallo, Juan Antonio; Carmona Galán, Ricardo; Universidad de Sevilla. Departamento de Electrónica y electromagnetismoExplicar en qué consiste un sensor solar y dar una visión general sobre el estado de arte y el cambio de paradigma que suponen los sensores solares basados en eventos.Trabajo Fin de Máster Regulador de tensión LDO de muy bajo consumo para sistemas de recolección de energía en el propio chip(2018-12) Pereira Rial, Óscar; Carmona Galán, Ricardo; López Martínez, PaulaTrabajo Fin de Máster Analysis, modeling and design of Successive Approach Analog-Digital Converters (SARADCs) with Digital Redundancy(2018-09) López Angulo, Antonio; Ginés Arteaga, Antonio José; Rueda Rueda, AdoraciónTrabajo Fin de Máster Optimización del flujo de simulación de defectos y fallos en circuitos analógicos y de señal mixta(2018-09) Gutiérrez Gil, Valentín; Leger Leger, Gildas; Universidad de Sevilla. Departamento de Electrónica y ElectromagnetismoTrabajo Fin de Máster Estudio de convertidor ADC para aplicaciones de espectrometría de bioimpedancias(2017) Lozano Fernández, Diego; Yúfera García, Alberto; Huertas Sánchez, Gloria; Ausín Sánchez, José Luis; Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo; Universidad de Sevilla. Departamento de Tecnología Electrónica