- idUS
- Listar por autor
Listar por autor "Acosta Jiménez, Antonio José"
Mostrando ítems 21-40 de 64
-
Capítulo de Libro
Degradation Delay Model Extension to CMOS Gates
Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (Springer, 2000)This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ...
-
Ponencia
Delay degradation effect in submicronic CMOS inverters
Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Barriga Barros, Ángel; Valencia Barrero, Manuel (Université Catholique de Louvain, 1997)This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ...
-
Trabajo Fin de Grado
Desarrollo de setup experimental y control automático de instrumentos para optimizar ataques de canal lateral
Casado Galán, Alejandro (2022)Un ataque de canal lateral explota un observable físico proveniente de un dispositivo criptográfico con el fin de extraer ...
- Trabajo Fin de Grado
-
Artículo
Design and evaluation of countermeasures against fault injection attacks and power side-channel leakage exploration for AES block cipher
Potestad Ordóñez, Francisco Eugenio; Tena Sánchez, Erica; Acosta Jiménez, Antonio José; Jiménez Fernández, Carlos Jesús; Chaves, Ricardo (IEEE, 2022-06)Differential Fault Analysis (DFA) and Power Analysis (PA) attacks, have become the main methods for exploiting the ...
-
Capítulo de Libro
Design and security evaluation of secure cryptoharware (FPGA and ASIC) against hackers exploiting side-channel information
Tena Sánchez, Erica; Potestad Ordóñez, Francisco Eugenio; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Jiménez Fernández, Carlos Jesús; Acosta Jiménez, Antonio José (3ciencias, 2022-02)Tradicionalmente, la seguridad en los dispositivos criptográficos estaba ligada exclusivamente a la fortaleza del algoritmo. ...
-
Ponencia
Determinación del coeficiente de resolución en biestables RS CMOS
Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José; Barriga Barros, Ángel (Universidad Politécnica de Madrid. Laboratorio de Sistemas Integrados, 1992)El diseño de biestables con riesgo de metaestabilidad requiere que posean coeficientes de resolución adecuados. En este ...
-
Trabajo Fin de Grado
Diseño microelectrónico de circuitos criptográficos de altas prestaciones y evaluación de su seguridad
Delgado Lozano, Ignacio María (2017) -
Tesis Doctoral
Diseño y caracterización de criptocircuitos seguros y resistentes a ataques físicos.
Tena Sánchez, Erica (2019-03-11)A diario personas de todo el mundo hacen uso de dispositivos electrónicos en los que almacenan o con los que intercambian ...
-
Patente. Invención
Dispositivo para generar funciones multivariables afines a tramos con computación on-line del árbol de búsqueda
Acosta Jiménez, Antonio José; Baturone Castillo, María Iluminada; Castro Ramírez, Javier; Jiménez Fernández, Carlos Jesús; Brox Jiménez, Piedad; Martínez Rodríguez, Macarena Cristina (Oficina Española de Patentes y Marcas (OEPM), 2015-02-12)Dispositivo para generar funciones multivariables afines a tramos, en donde se realice la computación on-line del árbol ...
-
Artículo
Effects of buffer insertion on the average/peak power ratio in CMOS VLSI digital circuits
Acosta Jiménez, Antonio José; Mora Gutiérrez, José Miguel; Castro, Javier; Parra Fernández, María del Pilar (Society of Photo-optical Instrumentation Engineers, 2007)The buffer insertion has been a mechanism widely used to increase the performances of advanced VLSI digital circuits and ...
-
Artículo
Embedded electronic circuits for cryptography, hardware security and true random number generation: an overview
Acosta Jiménez, Antonio José; Addabbo, Tommaso; Tena Sánchez, Erica (Wiley-Blackwell, 2017)We provide an overview of selected crypto-hardware devices, with a special reference to the lightweight electronic ...
-
Ponencia
Un entorno informático de ayuda a la docencia de sistemas de comunicación optoelectrónicos
Verd, J.; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José (Universidad Politécnica de Madrid, 2000) -
Trabajo Fin de Máster
Establecimiento y medida de figuras de seguridad criptográfica en función de la potencia
Bonilla Zapata, Dorlin (2021)Los ataques de canal lateral se utlizan para revelar datos secretos de dispositvos criptográfcos mediante la extracción ...
-
Trabajo Fin de Grado
Evaluation of PUF and QKD integration techniques as root of trust in communication systems
López Ríos, Blanca A. (2022)Quantum Cryptography could be the next key technology in terms of secure communication, but, as with every new technology, ...
-
Ponencia
Experimental cartography generation methodology for Electromagnetic Fault Injection Attacks [póster]
Rincón Beneyto, Juan Carlos; Casado Galán, Alejandro; Potestad Ordóñez, Francisco Eugenio; Acosta Jiménez, Antonio José; Tena Sánchez, Erica (IEEE, 2023-11-17)The Electromagnetic Fault Injection (EMFI) is one of the methods to inject faults in the circuits with different purposes, ...
-
Ponencia
Fully Digital AER Convolution Chip for Vision Processing
Camuñas Mesa, Luis Alejandro; Acosta Jiménez, Antonio José; Serrano Gotarredona, María Teresa; Linares Barranco, Bernabé (IEEE Computer Society, 2008)We present a neuromorphic fully digital convolution microchip for Address Event Representation (AER) spike-based processing ...
-
Artículo
Gate-Level Design Methodology for Side-Channel Resistant Logic Styles Using TFETs
Delgado Lozano, Ignacio María; Tena Sánchez, Erica; Núñez Martínez, Juan; Acosta Jiménez, Antonio José (IEEE, 2021)The design of secure circuits in emerging technologies is an appealing area that requires new efforts and attention as an ...
-
Artículo
Gate-Level Hardware Countermeasure Comparison against Power Analysis Attacks
Tena Sánchez, Erica; Potestad Ordóñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Acosta Jiménez, Antonio José; Chaves, Ricardo (MDPI, 2022-02)The fast settlement of privacy and secure operations in the Internet of Things (IoT) is appealing in the selection of ...
-
Ponencia
Gate-Level Simulation of CMOS Circuits Using the IDDM Model
Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (IEEE Computer Society, 2001)Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the ...