Reproducción de ataque de fallos en el algoritmo Advanced Encryption Standard utilizando simulación HDL

Abstract

Hoy en día, los algoritmos criptográficos están presentes en prácticamente todas las aplicaciones computacionales. Normalmente pasan desapercibidos a la mayoría de usuarios pero están presentes en muchas de las operaciones que se realizan de forma cotidiana, sobre todo a través de internet, como son el almacenamiento de datos confidenciales, las comunicaciones seguras, el control de accesos o las tarjetas inteligentes (Smart cards) de las que se sirven los bancos. En multitud de ocasiones y con vistas a aumentar la velocidad de cálculo y el consumo de potencia, estos algoritmos se implementan en procesadores hardware como, por ejemplo, las citadas Smart cards. El principal problema de estas implementaciones hardware es que son susceptibles a ser vulneradas mediante los denominados ataques de fallos. En este tipo de ataques, el atacante corrompe la implementación física para modificar el estado interno del dispositivo, por ejemplo, con proyección láser sobre el chip de silicio. Gracias a este tipo de errores inducidos, el atacante puede obtener información de utilidad a través de la comparación de parejas de textos encriptados con y sin error. En concreto, el ataque busca inferir información acerca de los bits de la clave secreta que, en la criptología actual, es la máxima responsable del grado de seguridad del sistema. Este trabajo consiste en la implementación de un ataque de fallos de tipo “Differential Fault Analysis” sobre el algoritmo criptográfico más usado en la actualidad, el Advanced Encryption Standard (AES). El ataque será reproducido en simulación con el fin de determinar la viabilidad del mismo antes de llevarlo a cabo en un entorno real y físico como una FPGA (Field Programmable Gate Array), este último paso se contemplará como posible trabajo futuro. El trabajo concluirá con unos comentarios acerca de la efectividad del ataque y con una recopilación de las posibles medidas de seguridad que se podrían implementar para proteger el sistema.

Nowadays, cryptographic algorithms are incorporated in practically all computational applications. Usually they are unnoticed by most of the users, but they are present in many of the operations that are performed daily, especially through the Internet, such as the storage of confidential data, secure communications, access control or the smart cards used by banks. On many occasions and to increase the calculation speed and the power consumption, these algorithms are implemented in hardware processors such as -the aforementioned- Smart cards. The main problem with these hardware implementations is that they are susceptible to being violated through fault attacks. In this type of attack, the attacker corrupts the physical implementation to modify the internal state of the device, for example, with laser projection on the silicon chip. Thanks to this type of induced errors, the attacker can obtain useful information through the comparison of pairs of texts encrypted with and without error. The attack seeks, in particular, to infer information about the bits of the secret key that, in current cryptology, is the maximum responsible for the system security. This project consists in the implementation of a fault attack so-called "Differential Fault Analysis" on the most widely used cryptographic algorithm, the Advanced Encryption Standard (AES). The attack will be reproduced in simulation in order to evaluate its feasibility before carrying it out in a real and physical environment such as an FPGA (Field Programmable Gate Array), this last step will be considered as a possible future work. The project will conclude with some comments about the effectiveness of the attack and a summary of possible security measures that could be implemented to protect the system.