Diseño e implementación de un módulo de propiedad intelectual en hardware bajo arquitectura AMBA bus para el escalado de imágenes

Abstract

En la mayoría de los algoritmos de visión por computador, el escalado de imagen consiste en el proceso de modificar las dimensiones de una imagen digital. El escalado es un proceso no trivial que implica una compensación entre eficiencia, suavidad y nitidez, siendo un paso de preprocesamiento obligatorio en los algoritmos de visión por computador. Hoy en día, debido a las más estrictas restricciones de energía y de costes, la utilización de sistemas de visión basados en PC está obsoleta. Debido a la aparición de un nuevo campo, Embbeded Vision [1] los algoritmos de visión tradicional basados en PC se han aplicado en sistemas empotrados o sistemas en chip (SoC) que tienen un bajo consumo de energía, pequeño tamaño, movilidad y coste reducido. Un sistema empotrado o SoC está formado por componentes heterogéneos, más genéricamente conocidos como núcleos o módulos de Propiedad Intelectual (IP). Un ingeniero de diseño de sistemas empotrados tiene que encontrar la mejor combinación de software y hardware de IPs que satisfagan las restricciones del diseño. El objetivo de este trabajo es el diseño y prueba de un módulo IP de escalado de imagen. El IP debe tener una interfaz de Arquitectura de Bus Avanzada para Microprocesadores (AMBA bus). El IP debe implementar el algoritmo de interpolación bilineal. Este IP se integrará en SoC y se va a utilizar para acelerar una aplicación de detección de rostros que actualmente utiliza una función de software para el escalado de imagen. Las dimensiones máximas de la imagen de entrada es 1920x1080 (full HD). Teniendo en cuenta el área y las restricciones temporales será responsabilidad del estudiante elegir la mejor arquitectura (paralelo, serie o mixto) para el escalado de la imagen. Asimismo, el estudiante es responsable de la creación de los controladores del dispositivo IP. Por último, las medidas de rendimiento se realizarán bajo condiciones de la vida real, cuando el IP este integrado en SoC y una aplicación de detección de rostros se esté ejecutando

In computer graphics, image scaling is the process of resizing a digital image. Scaling is a non-trivial process that involves a trade-off between efficiency, smoothness and sharpness. Image scaling is a mandatory preprocessing step in computer vision algorithm. Nowadays, due to the more stringent power and cost restrictions, using PC based vision systems is obsolete. Due to the emergence of a new field, that is “Embbeded Vision” [1] the traditional PC based vision algorithm are now implemented on embedded systems or System on Chip (SoC) that have low power consumption, small size, mobility and reduced cost. An embedded system or SoC is formed by heterogeneous components, more generically known as Intellectual Property (IP) cores or modules. An embedded system design engineer has to find the best combination, of software and hardware IPs that meet the design constraints. The aim of this project is the design and testing of an IP for image scaling. The IP must have an Advanced Microprocessor Bus Architecture (AMBA bus) interface. The IP must implement the bilinear interpolation algorithm. This IP will be integrated in SoC and it will be used to accelerate a face detection application that at the moment uses a software function for image scaling. The maximum size of the input image is 1920x1080 (full HD). Given the area and timing constrains it will be the responsibility of the student to choose the best architecture (parallel, sequential or mixed) for image scaling. Also the student is responsible for creating the IP device software drivers. Finally the performance measurements will be done under real life conditions, when the IP is integrated in SoC and a face detection application is running.