Buscar
Mostrando ítems 1-6 de 6
Capítulo de Libro
Sistema de transmisión de mensajes con cifrado lightweight como proyecto en asignatura de Máster
(Universidad de Deusto, 2014)
Las asignaturas de Máster deben ser muy prácticas, aplicando los conocimientos a problemas concretos. En este trabajo se presenta como trabajo de una asignatura de Máster la realización de un diseño de comunicaciones ...
Capítulo de Libro
Measurement of the Switching Activity of CMOS Digital Circuits at the Gate Level
(Springer, 2002)
Accurate estimation of switching activity is very important in digital circuits. In this paper we present a comparison between the evaluation of the switching activity calculated using logic (Verilog) and electrical (HSPICE) ...
Capítulo de Libro
Design and security evaluation of secure cryptoharware (FPGA and ASIC) against hackers exploiting side-channel information
(3ciencias, 2022-02)
Tradicionalmente, la seguridad en los dispositivos criptográficos estaba ligada exclusivamente a la fortaleza del algoritmo. El nivel de seguridad venía determinado por la formulación matemática y la longitud de la clave. ...
Capítulo de Libro
Degradation Delay Model Extension to CMOS Gates
(Springer, 2000)
This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic gates. A gate-level approach is followed. At a first stage, all input collisions producing degradation are ...
Capítulo de Libro
Metodología de diseño para la detección de fallos en cifradores de bloques basada en códigos de Hamming
(3ciencias, 2022-02)
La inserción de fallos y en concreto los análisis diferenciales de fallos (Differential Fault Analysis – DFA) se han convertido en uno de los principales métodos para explotar las vulnerabilidades de los cifradores de ...
Capítulo de Libro
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits
(Springer, 2000)
This communication shows the influence of clocking schemes on the digital switching noise generation. It will be shown how the choice of a suited clocking scheme for the digital part reduces the switching noise, thus ...