Diseño de sistemas empotrados para aplicaciones de procesado de imagen y vídeo sobre FPGAs usando Vivado SDSoC

Abstract

El procesado de imagen y vídeo es un campo que tiene una amplia área de aplicaciones, abarcando desde la automatización del hogar hasta servicios de seguridad y aplicaciones militares. Por otra parte, las aplicaciones emergentes en entornos como IoT demandan el desarrollo de sistemas empotrados con elevada potencia de cálculo pero recursos de tamaño, coste y consumo de potencia reducido. Una solución eficiente para suplir dicha demanda es el uso de compuertas programables (FPGA). Los dispositivos Zynq All Programmable System on Chip (AP SoC) de Xilinx tienen la capacidad de procesar grandes cantidades de datos, ya que incorporan un sistema de procesamiento (PS) de altas prestaciones junto a lógica programable (PL). Las capacidades de los dispositivos Zynq de Xilinx, junto con las nuevas metodologías y herramientas de desarrollo que permiten la descripción de algoritmos a alto nivel y facilitan la exploración del espacio de diseño con el objetivo de alcanzar compromisos adecuados coste/rendimiento, resultan particularmente útiles en la implementación de algoritmos de procesado de imágenes y vídeo, en los que se explota el paralelismo inherente de los algoritmos de procesado a través de la asignación de tareas de cómputo intensivo al hardware. El presente Trabajo Fin de Máster expone el desarrollo de un sistema básico de procesado de imagen y vídeo, implementado sobre la placa de desarrollo ZYBO (Zynq BOard) que incorpora un dispositivo AP SoC de la familia Zynq de Xilinx. El desarrollo del sistema está basado en una metodología de codiseño hardware/software con la herramienta SDSoC. La metodología de desarrollo incluye el diseño de una plataforma hardware para el entorno SDSoC, la implementación y optimización de algoritmos capaces de operar en tiempo real y la verificación de estos sobre la placa de desarrollo. El sistema de detección de bordes diseñado recibe un flujo de vídeo de entrada en formato 1080p@60Hz a través del puerto HDMI presente en la placa de desarrollo. Este flujo de entrada es procesado mediante un algoritmo, acelerado en lógica programable, y se encuentra disponible a la salida del sistema a través del puerto VGA de la placa. La funcionalidad del sistema se demuestra mediante la implementación de algoritmos de procesado (detección de bordes Sobel, filtro laplaciano y filtro sepia), en los que se puede apreciar de forma clara el procesado en tiempo real que realizan los algoritmos acelerados en hardware frente a la pérdida de frames de vídeo de sus semejantes implementados en el PS, es decir, sin aceleración.