dc.creator | Mora Gutiérrez, José Miguel | es |
dc.creator | Sassaw Teshome, G. | es |
dc.creator | Jiménez Fernández, Carlos Jesús | es |
dc.creator | Valencia Barrero, Manuel | es |
dc.date.accessioned | 2018-07-17T08:33:20Z | |
dc.date.available | 2018-07-17T08:33:20Z | |
dc.date.issued | 2010 | |
dc.identifier.citation | Mora Gutiérrez, J.M., Sassaw Teshome, G., Jiménez Fernández, C.J. y Valencia Barrero, M. (2010). Metodologia orientada a la elección de FPGAs con prioridad en el consumo de potencia. En XVI Workshop Iberchip, Iguazú (Brasil) del 23 al 25 de febrero de 2010. | |
dc.identifier.uri | https://hdl.handle.net/11441/77333 | |
dc.description.abstract | En este trabajo se presenta una metodología de diseño
orientada a explorar el cada vez más amplio conjunto de FPGAs
con el fin de seleccionar la mejor opción. Los parámetros que se
utilizan para realizar la exploración son los recursos consumidos,
la frecuencia de operación y el consumo de potencia. Sobre este
último parámetro, el más difícil de medir, se hace un especial
énfasis. Se exploran dos fabricantes (Altera y Xilinx), dos familias
diferentes de cada fabricante y dos subfamilias dentro de cada
familia, una de la gama alta y otra de la gama baja. Esta
exploración se ha realizado implementando dos circuitos que
realizan la operación división de números de 64 bits usando dos
algoritmos con plena vigencia. | es |
dc.description.sponsorship | España, Ministerio de Educación y Ciencia TEC2007-65105/MIC | es |
dc.description.sponsorship | España, Junta de Andalucía TIC-3604 | es |
dc.format | application/pdf | es |
dc.language.iso | spa | es |
dc.relation.ispartof | XVI Workshop Iberchip (2010), p 1-4 | |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | Divisor NonRestor | es |
dc.subject | SRT | es |
dc.subject | FPGA | es |
dc.title | Metodologia orientada a la elección de FPGAs con prioridad en el consumo de potencia | es |
dc.type | info:eu-repo/semantics/conferenceObject | es |
dcterms.identifier | https://ror.org/03yxnpp24 | |
dc.type.version | info:eu-repo/semantics/acceptedVersion | es |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.contributor.affiliation | Universidad de Sevilla. Departamento de Tecnología Electrónica | es |
dc.relation.projectID | TEC2007-65105/MIC | es |
dc.relation.projectID | TIC-3604 | es |
dc.relation.publisherversion | http://www.inf.ufrgs.br/iberchip/registration.php | es |
idus.format.extent | 4 p. | es |
dc.publication.initialPage | 1 | es |
dc.publication.endPage | 4 | es |
dc.eventtitle | XVI Workshop Iberchip | es |
dc.eventinstitution | Iguazú (Brasil) del 23 al 25 de febrero de 2010 | es |
dc.contributor.funder | Ministerio de Educación y Ciencia (MEC). España | |
dc.contributor.funder | Junta de Andalucía | |