Mostrar el registro sencillo del ítem

Trabajo Fin de Grado

dc.contributor.advisorJiménez Fernández, Carlos Jesúses
dc.contributor.advisorCarmona Luque, Francisco Asíses
dc.creatorCid López, Juan Josées
dc.date.accessioned2023-09-13T09:30:05Z
dc.date.available2023-09-13T09:30:05Z
dc.date.issued2023-07-18
dc.identifier.citationCid López, J.J. (2023). Desarrollo de un dispositivo esclavo de un bus VME sobre FPGA. (Trabajo Fin de Grado Inédito). Universidad de Sevilla, Sevilla.
dc.identifier.urihttps://hdl.handle.net/11441/148890
dc.description.abstractEn este trabajo de fin de grado se presenta el diseño hardware de un esclavo para el protocolo de comunicación VME. Este diseño se implementa en una plataforma System on Chip (SoC) Zynq de Xilinx, de forma que pueda comunicarse de forma estándar con otros dispositivos. El diseño del esclavo VME ha sido realizado en VHDL e implementado FPGA, mientras que la parte software consta de un programa en C que corre sobre un procesador ARM. El bus VME admite múltiples formas de funcionamiento, pero el esclavo desarrollado sólo implementa las más significativas. Para asegurar el correcto funcionamiento, todos los modos de funcionamiento del esclavo que se han implementado, han sido verificados mediante simulaciones en las que al esclavo se le introducen mensajes para los distintos modos de operación. Aunque en la memoria sólo se presentan las más significativas, en un Anexo se muestran las imágenes del resto de verificaciones. Una vez comprobado el correcto funcionamiento del esclavo mediante simulaciones, se pasó a verificar el funcionamiento haciendo uso de un diseño que implementa el comportamiento de un maestro VME. Comunicando el esclavo con el maestro se volvió a comprobar el correcto funcionamiento del esclavo. Al igual que en la simulación del esclavo aislado, en estas simulaciones se probaron todos los modos de funcionamiento implementados. El siguiente paso es probar experimentalmente el funcionamiento del esclavo VME diseñado. Para ello se ha implementado el diseño del esclavo en una FPGA y se ha conectado a un bus VME. Para hacer esta conexión ha sido necesario diseñar un circuito de adaptación de tensión, empleando un chip con esa función, puesto que los niveles de tensión del bus no son compatibles con las tensiones de entrada/salida de la FPGA. Todo este proceso seguido nos ha garantizado el correcto funcionamiento del diseño realizado. Con la realización de este trabajo se ha profundizado en múltiples aspectos vistos en los estudios de grado: diseño de sistemas hardware, verificación de los diseños, programación de microprocesadores, diseño de placas PCB y realización de pruebas experimentales con circuitos electrónicos.es
dc.formatapplication/pdfes
dc.format.extent83 p.es
dc.language.isospaes
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internacional*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/*
dc.titleDesarrollo de un dispositivo esclavo de un bus VME sobre FPGAes
dc.typeinfo:eu-repo/semantics/bachelorThesises
dc.type.versioninfo:eu-repo/semantics/publishedVersiones
dc.rights.accessRightsinfo:eu-repo/semantics/openAccesses
dc.description.degreeUniversidad de Sevilla. Grado en Ingeniería Electrónica Industriales
idus.validador.notaTrabajo Fin de Grado Sobresalientees

FicherosTamañoFormatoVerDescripción
TFG_VME_jjcidl_v1.3.pdf2.250MbIcon   [PDF] Ver/Abrir  

Este registro aparece en las siguientes colecciones

Mostrar el registro sencillo del ítem

Attribution-NonCommercial-NoDerivatives 4.0 Internacional
Excepto si se señala otra cosa, la licencia del ítem se describe como: Attribution-NonCommercial-NoDerivatives 4.0 Internacional