Estudio de viabilidad y desarrollo de infraestructura para plataforma de inyección de fallos a través de PCI express en Kintex Ultrascale

Abstract

Este Trabajo Fin de Máster parte de la oportunidad de participar en el diseño de una plataforma de inyección de fallos en la tarjeta ADM-XRC-KU1 de Alpha Data, así como del estudio de la misma realizado en mi Trabajo Fin de Grado [5]. Concretamente, se centra en desarrollar la infraestructura mínima necesaria para demostrar la viabilidad de implantar un sistema de inyección de fallos completo en la FPGA bajo estudio (XCKU060). Para ello, se comienza resolviendo las comunicaciones entre el ordenador en el que se conecta la tarjeta y las interfaces de entrada y salida de un sistema de inyección de fallos. En paralelo, se trabaja para mejorar la infraestructura que maneja y prepara las instrucciones (comandos y datos) a enviar a través del sistema de comunicaciones. Por otro lado, se diseña un intérprete de comandos sencillo (a nivel hardware) capaz de interpretar y ejecutar varios comandos propios de un sistema de inyección de fallos. Por último, se genera un proyecto que permite la reconfiguración parcial con el objetivo de obtener bitstreams parciales funcionales, ya que son necesarios para poder inyectar fallos. El objeto de este documento es presentar toda la información recabada durante el desarrollo del trabajo, así como los resultados de las pruebas y arquitecturas diseñadas con el fin de obtener los elementos mínimos necesarios para demostrar la viabilidad de un sistema de inyección de fallos.

This Master’s Thesis begins when given the opportunity to work in the design of a fault injection platform on the ADM-XRC-KU1 board (developed by Alpha Data). It is also based on the FPGA study carried out in Bachelor’s Thesis. Specifically, it focuses on developing the minimum necessary infrastructure to demonstrate the feasibility of implementing a complete fault injection system on the FPGA under study (XCKU060). To achieve this, the communications between the computer to which the card is connected and the input and output interfaces of a fault injection system are first resolved. In the meantime, the infrastructure that handles and prepares the instructions (commands and data) to be sent through the communications system is improved. Furthermore, a simple command interpreter (at hardware level) is designed. This interface must be able to interpret and execute several commands of a fault injection system. Finally, a project that allows partial reconfiguration is generated. This makes it possible to obtain functional partial bitstreams, as they are necessary to inject faults. The purpose of this document is to collect all the information obtained during the development of this project, as well as the results of the tests and architectures designed in order to obtain the minimum necessary infraestructure to demonstrate the viability of a fault injection plataform.