Patente
Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores hardware.
Inventor | Tombs, Jonathan
Aguirre Echanove, Miguel Ángel Torralba Silgado, Antonio Jesús García Franquelo, Leopoldo |
Departamento | Universidad de Sevilla. Ingeniería Electrónica |
Entidad de Gestión | Oficina Española de Patentes y Marcas |
Nº Patente | ES2188418B1 |
Entidad titular | Universidad de Sevilla |
Fecha de concesión | 2003-06-16 |
Fecha de depósito | 2022-11-04 |
Resumen | Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores HARDWARE.Parte de un número indefinido de eventos o condiciones (1), (1')... (1n ), respectivos circuitos detectores (2), ... Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores HARDWARE.Parte de un número indefinido de eventos o condiciones (1), (1')... (1n ), respectivos circuitos detectores (2), (2')... (2n), actuantes en combinac |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
file_1.pdf | 599.4Kb | [PDF] | Ver/ | |