Buscar
Mostrando ítems 91-100 de 321
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Simulador de un computador sencillo
(Tórculo, 1995)
En este trabajo se presenta la elaboración de una herramienta de simulación que reproduce el comportamiento de un computador simple. Con ello se pretende mejorar la docencia desde dos puntos de vista: por un lado, desde ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Realización de un Sistema Digital: implementación sobre FPGA y testado en Laboratorio
(Universidad Politécnica de Madrid, 1998)
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
A study of the sensitivity of switched-current wave analog filters to mismatching and clock-feedthrough errors
(IEEE Computer Society, 1994)
The influence of the main source of errors in Switched-Current (SI) filters over the performance of Wave Analog Filters (WAE) is evaluated. Models of mismatching and clock-feedthrough (CF) are deduced for basic building ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Análisis de distintas metodologías de evaluación en prácticas de laboratorio en asignaturas de Redes de Computadores
(AENUI: Asociación de Enseñantes Universitarios de Informática, 2011)
En este artículo se presenta una comparativa entre distintos esquemas de evaluación del alumnado en las prácticas de laboratorio de Redes de Computadores utilizados en los últimos años. Se analizan tres esquemas ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
High Radix Implementation of Montgomery Multipliers with CSA
(IEEE Computer Society, 2010)
Modular multiplication is the key operation in systems based on public key encryption, both for RSA and elliptic curve (ECC) systems. High performance hardware implementations of RSA and ECC systems use the Montgomery ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Virtual Laboratory for Digital Signal Processing
(IEEE Computer Society, 2020)
Digital Signal Processor is a useful tool for learning and practice about filters for digital signals. The practices of the subject “Procesado Digital de Señales” made the students learn how to use it, and how to run some ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Aprendizaje de flujos de diseño comerciales durante práticas en empresa
(Universidad Politécnica de Madrid, 2002)
En esta comunicación se detalla el aprendizaje de distintas herramientas comerciales de diseño de circuitos digitales en el marco de la realización de prácticas en empresa. Este aprendizaje se centra en el empleo de ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Using laboratory to improve understanding of 802.3 physical characteristics
(IEEE Computer Society, 2009)
When teaching computer networks as part of a Computer Engineering degree, emphasis is placed on higher-layer protocols while Physical and Data-Link layers usually play a secondary role. Physical aspects of data ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements
(IEEE Computer Society, 2006)
This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements of electrical network parameters (RMS and real and reactive power) with application to network ...
Ponencia
![Con acceso al texto completo Icon](/themes/idUS//images/acceso/opened_access.png)
Gate-Level Simulation of CMOS Circuits Using the IDDM Model
(IEEE Computer Society, 2001)
Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the extension to gates of the Inertial and Degradation Delay Model for logic timing simulation which is ...