Buscar
Mostrando ítems 1-10 de 10
Ponencia
Programmable kernel analog VLSI convolution chip for real time vision processing
(IEEE Computer Society, 2000)
A neural architecture that implements a programmable 2D image filter has been presented. The architecture allows to implement any 2D filter F(p,q) decomposable into x-axis and y-axis components F(p,q) = H(p)V(q) such that ...
Ponencia
Síntesis hardware de sistemas difusos mediante el entorno de desarrollo Xfuzzy
(Universidad Politécnica de Madrid, 2000)
Ponencia
Mobile Communication for People with Disabilities and Older People: New Opportunities for Autonomous Life
(WG UI4ALL, 2000-10)
The fast diffusion of mobile telephony is opening a vast diversity of new opportunities for people with different levels of physical restrictions, these due to disability or ageing. For this people mobile technology not ...
Ponencia
Una herramienta didáctica para el estudio del código máquina en procesadores de 64 bits
(Universidad Politécnica de Madrid, 2000)
Ponencia
Generación de señales analógicas mediante PWM empleando un núcleo en tiempo real sobre una arquitectura PC sin elementos adicionales de entradasalida
(Universidad Politécnica de Madrid, 2000)
Ponencia
Introducción al cálculo analógico mediante un modelo de dinámica poblacional
(Universidad Politécnica de Madrid, 2000)
Ponencia
A Methodology for MOS Transistor Mismatch Parameter Extraction and Mismatch Simulation
(IEEE Computer Society, 2000)
This paper presents a methodology for mismatch parameter extraction and mismatch simulation using conventional electrical simulators, like HSpice. A measurement and extraction procedure has been carefully designed to be ...
Ponencia
A New Strong Inversion 5-Parameter Transistor Mismatch Model
(IEEE Computer Society, 2000)
A new 5-parameter MOS transistor mismatch model is introduced capable of predicting transistor mismatch with very high accuracy for ohmic and saturation strong inversion regions, including short channel transistors. The ...
Ponencia
Análisis a Bajo Nivel de Procesadores Superescalares Reales
(Universidad de Alcalá de Henares. Servicio de Publicaciones, 2000)
En esta ponencia-demo se presenta una práctica donde se analiza la influencia en el tiempo de ejecución de algunas optimizaciones sobre el código máquina para procesadores reales (familia Intel Pentium). Se propone el ...
Ponencia
Un simulador gráfico para la enseñanza de memorias caché
(Universidad Politécnica de Madrid, 2000)