idUS - Perfil del autor: Cano Quiveu, Germán

Autorice su foto

Nombre	Cano Quiveu, Germán
Departamento	Tecnología Electrónica
Área de conocimiento	Tecnología Electrónica
Categoría profesional	Profesor Sustituto
Correo electrónico	Solicitar

Nº publicaciones

8
Nº visitas

365
Nº descargas

511

Tipología

Orden

Publicaciones
Artículo IRIS: An embedded secure boot for IoT devices Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián (Elsevier, 2023) This study proposes a hardware secure boot solution, an instant retrieval information system (IRIS) that is suitable for ...
Tesis Doctoral LILA (Low-level IoT Ligtweigth Applications): aplicaciones hardware para dispositivos IoT Cano Quiveu, Germán; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino (2022) Esta tesis se enmarca dentro del Proyecto de Investigación TIN2017-89951-P: BootTimeIoT: Sistemas de inicio avanzados y ...
Ponencia Virtualization environment for IT labs development and assessment Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Cano Quiveu, Germán; Juan Chico, Jorge (IEE Xplore, 2022) In this contribution, the advantages of using a virtualization platform for IT laboratories is demonstrated. The platform ...
Artículo Embedded LUKS (E-LUKS): A Hardware Solution to IoT Security Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Viejo Cortés, Julián; Guerrero Martos, David; Ostúa Arangüena, Enrique (MDPI, 2021) The Internet of Things (IoT) security is one of the most important issues developers have to face. Data tampering must be ...
Artículo An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Viejo Cortés, Julián; Juan Chico, Jorge (IEEE Computer Society, 2021) This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ...
Artículo Address encoded byte order Guerrero Martos, David; Cano Quiveu, Germán; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Elsevier B.V., 2020) Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least significant ...
Ponencia Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia Viejo Cortés, Julián; Carrasco Muñoz, Alejandro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Cano Quiveu, Germán (Instituto Superior de Engenharia do Porto (ISEP), 2020) En la Sociedad de la Información actual, Internet está presente en la mayoría de las actividades cotidianas que realizan ...
Artículo High-Performance Time Server Core for FPGA System-on-Chip Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Cano Quiveu, Germán (MDPI, 2019) This paper presents the complete design and implementation of a low-cost, low-footprint, network time protocol server core ...