Login | Contact | Help |
 
JavaScript is disabled for your browser. Some features of this site may not work without it.

Browse

All of idUSCommunities and CollectionsBy Issue DateAuthorsTitlesSubjectsFunding agenciesThis CollectionBy Issue DateAuthorsTitlesSubjectsFunding agencies

Services

My AccountLoginRegisterDeposit your workApplication to deposit in idUSRequest the deposit to the LibraryMore info

Discover

Author
Jiménez Fernández, Carlos Jesús (3)
Valencia Barrero, Manuel (2)Aguilocho Domínguez, Alejandro (1)Cano García, Emilio (1)Parra Fernández, María del Pilar (1)Potestad Ordóñez, Francisco Eugenio (1)SubjectAtaque lateral activo (1)Cifrador de flujo (1)Criptografía (1)Cryptography (1)FPGA implementations (1)Implementaciones FPGA (1)Side channel attack (1)Stream cipher (1)Trivium (1)... View MoreDate Issued
2018 (3)
Has file(s)
Yes (3)

Policies

Institutional statementBerlin DeclarationidUS Policies

Gatherers

Recolecta
HispanaEuropeana
BaseGoogle Académico
OAIsterOpenAIRE

Links of interest

Sherpa/Romeo
DulcineaOpenDOAR
Creative Commons
Search 
  •   idUS
  • Trabajos Académicos
  • Trabajos Fin de Grado (TFG)
  • Escuela Politécnica Superior
  • Grado en Ingeniería Electrónica Industrial
  • Search
  •   idUS
  • Trabajos Académicos
  • Trabajos Fin de Grado (TFG)
  • Escuela Politécnica Superior
  • Grado en Ingeniería Electrónica Industrial
  • Search

Search

Show Advanced FiltersHide Advanced Filters

Filters

Use filters to refine the search results.

Now showing items 1-3 of 3

  • Sort Options:
  • Relevance
  • Title Asc
  • Title Desc
  • Issue Date Asc
  • Issue Date Desc
  • Results Per Page:
  • 5
  • 10
  • 20
  • 40
  • 60
  • 80
  • 100
Icon

Sistema para ataques a cifradores Triviums implementados en FPGAs [Final Degree Work]

Potestad Ordóñez, Francisco Eugenio (2018)
La información intercambiada diariamente en las redes de comunicación crece de forma exponencial y gran parte de ella está constituida por información sensible, por lo que debe estar protegida para prevenir su uso fraudulento. ...
Icon

Procesado de una señal de vídeo para la detección de bordes en tiempo real sobre FPGAS [Final Degree Work]

Aguilocho Domínguez, Alejandro (2018)
En este Trabajo Fin de Grado se ha implementado un sistema basado en FPGA el cual realiza el procesado para la detección de bordes de una señal de video obtenida a través de una cámara y mostrando el resultado en cualquier ...
Icon

Procesado de señales de audio mediante FPGAs [Final Degree Work]

Cano García, Emilio (2018)
En este proyecto se ha implementado un sistema de procesado de señales de audio en una FPGA, con el fin de crear diferentes efectos de audio digitales controlados con una placa de desarrollo. Se ha realizado un estudio ...
  • About idUS
  • Deposit your work
  • Services
  • Distribution License
  • FAQS
  • idUS in figures

  • idUS is a DSpace version 6.2 implementation and is managed by Biblioteca de la Universidad de Sevilla
  • Last update: 20 November 2019
Contact  |  Help

This work is licensed under a Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 Internacional License.

Logo CrueCreative Commons LicenseIcono de conformidad con el Nivel Doble-A, de las Directrices de Accesibilidad para el Contenido Web 1.0 del W3C-WAI
Copyright © 2014. idUS. Depósito de Investigación de la Universidad de Sevilla.
     

     

    This website uses cookies to improve your user experience. If you continue browsing, we understand that you accept our terms of use.  More information.

    OK