Ponencia
Ejemplo de diseño FPGA para medidas de máximas frecuencias de operación
Título alternativo | FPGA design example for maximum operating frequency measurements |
Autor/es | Jiménez Fernández, Carlos Jesús
Parra Fernández, María del Pilar Baena Oliva, María del Carmen Valencia Barrero, Manuel Potestad Ordóñez, Francisco Eugenio |
Coordinador/Director | Rodríguez Valido, Manuel
Peña Fabiani, María de la Ayala Alfonso, Alejandro José Estévez Damas, José Ignacio González González, Carina Soledad González Hernández, Oswaldo Bernabé Gutiérrez Rodríguez, Virginia Magdaleno Castelló, Eduardo Pérez Navas, Fernando Andrés Rodríguez Mendoza, Beatriz Rodríguez Pérez, Silvestre Sánchez Berriel, Isabel Albelo Jorge, Néstor |
Departamento | Universidad de Sevilla. Departamento de Tecnología Electrónica |
Fecha de publicación | 2018 |
Fecha de depósito | 2020-03-27 |
Publicado en |
|
ISBN/ISSN | 978-84-09-03113-9 |
Resumen | La mejor forma de aprender a diseñar sistemas digitales a nivel RT es haciendo uso de ejemplos prácticos. Además, desde el punto de vista docente, cuanto más prácticos, más atractivos son para los alumnos. Pero para que ... La mejor forma de aprender a diseñar sistemas digitales a nivel RT es haciendo uso de ejemplos prácticos. Además, desde el punto de vista docente, cuanto más prácticos, más atractivos son para los alumnos. Pero para que un diseño sea atractivo, aunque se plantee con una baja complejidad, no es posible realizarlo en una única sesión de prácticas. En esta comunicación se presenta, a modo de demostrador, el diseño a nivel RT y su implementación en FPGA de un sistema digital que utiliza el cifrador de flujo Trivium y sobre el que se hacen medidas de su frecuencia máxima de operación. El diseño de este circuito se realiza en tres sesiones de prácticas de unas dos horas de duración cada una. |
Identificador del proyecto | TEC2013-45523-R
TEC2016-80549-R CSIC 201550E039 |
Cita | Jiménez Fernández, C.J., Parra Fernández, M.d.P., Baena Oliva, M.d.C., Valencia Barrero, M. y Potestad Ordóñez, F.E. (2018). Ejemplo de diseño FPGA para medidas de máximas frecuencias de operación. En TAEE 2018. XIII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica (587-592), La Laguna.Tenerife: Universidad de La Laguna. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
baena-oliva_ponencia_la-laguna ... | 2.556Mb | [PDF] | Ver/ | |