Mostrar el registro sencillo del ítem
Ponencia
Redes e interconexiones de procesadores con capacidad de tolerancia a fallos
| dc.creator | Sánchez Solano, Santiago | es |
| dc.creator | Valencia Barrero, Manuel | es |
| dc.creator | Huertas Díaz, José Luis | es |
| dc.date.accessioned | 2018-09-19T20:11:02Z | |
| dc.date.available | 2018-09-19T20:11:02Z | |
| dc.date.issued | 1992 | |
| dc.identifier.citation | Sánchez Solano, S., Valencia Barrero, M. y Huertas Díaz, J.L. (1992). Redes e interconexiones de procesadores con capacidad de tolerancia a fallos. En VII Congreso de diseño de circuitos integrados. DCIS'92 (541-542), Toledo (España): Universidad Politécnica de Madrid. | |
| dc.identifier.uri | https://hdl.handle.net/11441/78650 | |
| dc.description.abstract | Se describe una familia de redes de interconexión para sistemas multiprocesadores. Estas redes utilizan buses múltiples estructurados en varios niveles e incorporan el concepto de tolerancia a fallos mediante redundancia en las vías de comunicación. Sus principales características son: buena relación coste/ rendimiento, fiabilidad, modularidad y flexibilidad. La comunicación incluye así mismo una visión panorámica de los aspectos de diseño e implementación de una serie de prototipos de los elementos básicos de la red de interconexión. | es |
| dc.format | application/pdf | es |
| dc.language.iso | spa | es |
| dc.publisher | Universidad Politécnica de Madrid | es |
| dc.relation.ispartof | VII Congreso de diseño de circuitos integrados. DCIS'92 (1992), p 541-542 | |
| dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
| dc.title | Redes e interconexiones de procesadores con capacidad de tolerancia a fallos | es |
| dc.type | info:eu-repo/semantics/conferenceObject | es |
| dcterms.identifier | https://ror.org/03yxnpp24 | |
| dc.type.version | info:eu-repo/semantics/publishedVersion | es |
| dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
| dc.contributor.affiliation | Universidad de Sevilla. Departamento de Tecnología Electrónica | es |
| dc.contributor.group | Universidad de Sevilla. TIC180: Diseño de Circuitos Integrados Digitales y Mixtos | es |
| idus.format.extent | 2 p. | es |
| idus.validador.nota | Archivo original impreso y escaneado para el Repositorio (archivo delegado). | es |
| dc.publication.initialPage | 541 | es |
| dc.publication.endPage | 542 | es |
| dc.eventtitle | VII Congreso de diseño de circuitos integrados. DCIS'92 | es |
| dc.eventinstitution | Toledo (España) | es |
| dc.relation.publicationplace | Madrid | es |
| Ficheros | Tamaño | Formato | Ver | Descripción |
|---|---|---|---|---|
| valencia_ponencia_1992_redes.pdf | 1.732Mb | 
[PDF]
| Ver/ | |
Este registro aparece en las siguientes colecciones
Excepto si se señala otra cosa, la licencia del ítem se describe como: Attribution-NonCommercial-NoDerivatives 4.0 Internacional