Artículo
Sorting networks implemented as νMOS circuits
Autor/es | Rodríguez Villegas, Esther
Quintana Toledo, José María Avedillo de Juan, María José Rueda Rueda, Adoración |
Departamento | Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo |
Fecha de publicación | 1998 |
Fecha de depósito | 2018-06-22 |
Publicado en |
|
Resumen | A new realisation for n-input sorters is presented. Resorting to the neuron-MOS (νMOS) concept and to an adequate electrical scheme, a compact and efficient implementation is obtained. |
Agencias financiadoras | Comisión Interministerial de Ciencia y Tecnología (CICYT). España |
Identificador del proyecto | TIC95-0094
TIC97-0648 |
Cita | Rodríguez Villegas, E., Quintana Toledo, J.M., Avedillo de Juan, M.J. y Rueda Rueda, A. (1998). Sorting networks implemented as νMOS circuits. Electronics Letters, 34 (23), 2237-2238. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
SORTING NETWORKS IMPLEMENTED.pdf | 207.6Kb | [PDF] | Ver/ | |