dc.creator | Sassaw, Gashaw | es |
dc.creator | Jiménez Fernández, Carlos Jesús | es |
dc.creator | Mora Gutiérrez, José Miguel | es |
dc.creator | Valencia Barrero, Manuel | es |
dc.date.accessioned | 2018-04-13T14:27:35Z | |
dc.date.available | 2018-04-13T14:27:35Z | |
dc.date.issued | 2009 | |
dc.identifier.citation | Sassaw, G., Jiménez Fernández, C.J., Mora Gutiérrez, J.M. y Valencia Barrero, M. (2009). Estudio comparativo de los divisores en la tecnologías CMOS nanométricas. Revista de Ingeniería Electrónica, Automática y Comunicaciones, 30 (2), 20-26. | |
dc.identifier.issn | 1815-5928 | es |
dc.identifier.uri | https://hdl.handle.net/11441/72854 | |
dc.description.abstract | Son varios los algoritmos de divisores propuestos para su realización en hardware, sin que haya un ‘mejor divisor’.
La búsqueda de un diseño óptimo para cada aplicación específica hace que sea indispensable la investigación de los
algoritmos existentes a medida que se produce el avance de la tecnología.
En este trabajo se presentan los resultados de la caracterización en área, tiempo y consumo de potencia de varias
implementaciones de divisores en tecnologías CMOS nanométricas de 90 y 65 nm. Para la implementación se ha
utilizado un flujo de diseño ASIC semicustom con elección entre tres voltajes umbrales. | es |
dc.description.abstract | Several algorithms have been proposed for the hardware implementation of the division operation, without
concluding “the best one”. As the technology evolves, there is a never ending need to explore design tradeoffs and
alternatives on existing division algorithms.
This paper presents the characterization results for the most common digit recurrence division algorithms in 90 and
65 nm CMOS nanotechnologies using ASIC semicustom design flows and triple different voltage (VT) device,
measuring area and power consumption. This paper surveys different implementations of dividers in two CMOS
nanotechnologies. | es |
dc.format | application/pdf | es |
dc.language.iso | spa | es |
dc.publisher | Instituto Superior Politécnico José Antonio Echeverría (CUJAE) | es |
dc.relation.ispartof | Revista de Ingeniería Electrónica, Automática y Comunicaciones, 30 (2), 20-26. | |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | División binaria | es |
dc.subject | Divisores | es |
dc.subject | VLSI nanométricos | es |
dc.subject | Caracterización en área | es |
dc.subject | Tiempo y consumo de potencia | es |
dc.subject | Digital division | es |
dc.subject | Dividers | es |
dc.subject | Nanometer VLSI | es |
dc.subject | Area | es |
dc.subject | Timing | es |
dc.subject | Power characterization | es |
dc.title | Estudio comparativo de los divisores en la tecnologías CMOS nanométricas | es |
dc.title.alternative | Comparative study of dividers in CMOS nanotechnologies | es |
dc.type | info:eu-repo/semantics/article | es |
dc.type.version | info:eu-repo/semantics/publishedVersion | es |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.contributor.affiliation | Universidad de Sevilla. Departamento de Tecnología Electrónica | es |
dc.relation.publisherversion | http://rielac.cujae.edu.cu/index.php/rieac/article/view/49 | es |
idus.format.extent | 7 p. | es |
dc.journaltitle | Revista de Ingeniería Electrónica, Automática y Comunicaciones | es |
dc.publication.volumen | 30 | es |
dc.publication.issue | 2 | es |
dc.publication.initialPage | 20 | es |
dc.publication.endPage | 26 | es |