Trabajo Fin de Grado
Análisis de Sistemas en Chip (SoC) de GOWIN Semiconductor (Tejido Lógico)
Autor/es | Vera Sánchez, Jesús |
Director | Muñoz Chavero, Fernando
Hinojo Montero, José María |
Departamento | Universidad de Sevilla. Departamento de Ingeniería Electrónica |
Fecha de publicación | 2024 |
Fecha de depósito | 2024-09-12 |
Titulación | Universidad de Sevilla. Grado en Ingeniería de las Tecnologías de Telecomunicación |
Resumen | Este proyecto consiste principalmente en validar las prestaciones que ofrece GOWIN como fabricante de
FPGAs de tipo System-on-Chip (SoC). Para ello, se ha utilizado la placa Tang Nano 4k del fabricante
Sipeed, que ... Este proyecto consiste principalmente en validar las prestaciones que ofrece GOWIN como fabricante de FPGAs de tipo System-on-Chip (SoC). Para ello, se ha utilizado la placa Tang Nano 4k del fabricante Sipeed, que implementa la FPGA SoC GW1NSR-4C de GOWIN. En primer lugar, se proporciona información básica acerca de este tipo de sistemas embebidos. Además, se presentan las gamas de productos que ofrece GOWIN y se explica el protocolo de comunicación APB, ya que éste se ha implementado en uno de los ejemplos. A continuación, se desarrolla una guía básica de las principales herramientas del entorno de programación de GOWIN. Finalmente, se explican en profundidad los ejemplos realizados mediante el tejido lógico para validar las prestaciones de la FPGA SoC GW1NSR-4C. This project primarily aims to validate the features offered by GOWIN as a manufacturer of System-on-Chip (SoC) FPGAs. For this purpose, the Tang Nano 4k board from the manufacturer Sipeed, which implements the GOWIN ... This project primarily aims to validate the features offered by GOWIN as a manufacturer of System-on-Chip (SoC) FPGAs. For this purpose, the Tang Nano 4k board from the manufacturer Sipeed, which implements the GOWIN FPGA SoC GW1NSR-4C, has been used. First, basic information about this type of embedded system is provided. Additionally, the product ranges offered by GOWIN are presented, and the APB communication protocol is explained, as it has been implemented in one of the examples. Next, a basic guide to the main tools in the GOWIN programming environment is developed. Finally, the examples carried out using the logical fabric to validate the features of the FPGA SoC GW1NSR 4C are explained in depth. |
Cita | Vera Sánchez, J. (2024). Análisis de Sistemas en Chip (SoC) de GOWIN Semiconductor (Tejido Lógico). (Trabajo Fin de Grado Inédito). Universidad de Sevilla, Sevilla. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
Vera Sánchez, Jesús_G5204.pdf | 4.328Mb | [PDF] | Ver/ | |