Patent
Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores hardware.
Inventor | Tombs, Jonathan
Aguirre Echanove, Miguel Ángel Torralba Silgado, Antonio Jesús ![]() ![]() ![]() ![]() ![]() ![]() ![]() García Franquelo, Leopoldo ![]() ![]() ![]() ![]() ![]() ![]() ![]() |
Department | Universidad de Sevilla. Ingeniería Electrónica |
Management Entity | Oficina Española de Patentes y Marcas |
Patent No. | ES2188418B1 |
Owner entity | Universidad de Sevilla |
Grant date | 2003-06-16 |
Deposit Date | 2022-10-26 |
Abstract | Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores HARDWARE.Parte de un número indefinido de eventos o condiciones (1), (1')... (1n ), respectivos circuitos detectores (2), ... Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores HARDWARE.Parte de un número indefinido de eventos o condiciones (1), (1')... (1n ), respectivos circuitos detectores (2), (2')... (2n), actuantes en combinac |
Files | Size | Format | View | Description |
---|---|---|---|---|
file_1.pdf | 599.4Kb | ![]() | View/ | |
![Espacenet](/themes/idUS/images/URI/espacenet.png)