- idUS
- Listar por autor
Listar por autor "Guerrero Martos, David"
Mostrando ítems 1-20 de 49
-
Ponencia
A SoC Design Methodology for LEON2 on FPGA
Ostúa Arangüena, Enrique; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006)SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
-
Artículo
Address encoded byte order
Guerrero Martos, David; Cano Quiveu, Germán; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Elsevier B.V., 2020)Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least ...
-
Ponencia
ADKI: un sistema web de adquisición de datos bajo Linux
Jurado Maqueda, Pedro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique (Universidad Politécnica de Valencia, 2004)Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ...
-
Ponencia
Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes
Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005)Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...
-
Artículo
An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation
Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Viejo Cortés, Julián; Juan Chico, Jorge (IEEE Computer Society, 2021)This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ...
-
Ponencia
Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.
Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar, José Ignacio (Universidad Politécnica de Valencia, 2004)En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ...
-
Artículo
Application of Internode model to global power consumption estimation in SCMOS gates
Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005)In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ...
-
Artículo
Automated performance evaluation of skew-tolerant clocking schemes
Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Taylor and Francis Online, 2006)In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ...
-
Ponencia
Automatic logic synthesis for parallel alternating latches clocking schemes
Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (SPIE Digital Library, 2007)This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
-
Ponencia
Building a basic membrane computer
Millán Calderón, Alejandro; Viejo Cortés, Julián; Quirós Carmona, Juan; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ostúa Arangüena, Enrique (Fénix, 2016)In this work, we present the building of two well-known membrane com- puters (squares generator and divisor test). Although ...
-
Ponencia
Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution
Muñoz, A.; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Guerrero Martos, David (IEEE Computer Society, 2008)This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ...
-
Artículo
Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)
Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Springer, 2002-08-27)In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ...
-
Patente. Invención
Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo
Guerrero Martos, David; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Villar de Ossorno, José Ignacio; Quirós Carmona, Juan; Muñoz Rivera, Alejandro (Oficina Española de Patentes y Marcas (OEPM), 2018-08-08)Circuito electrónico pare el cálculo de los senos y cosenos de múltiplos de un ángulo que permite implementar eficientemente el cómputo de loe factores de twiddle de la transformada de Fourier.
-
Capítulo de Libro
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits
Guerrero Martos, David; Wilke, G.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Springer, 2003)The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ...
-
Ponencia
Delay and power consumption of static bulk-CMOS gates using independent bodies
Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2009)Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ...
-
Ponencia
Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC
Muñoz Rivera, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Guerrero Martos, David (Universidad de Zaragoza, 2008)Este trabajo presenta el desarrollo de un sistema de radiocontrol para un coche teledirigido. Se trata de un circuito ...
-
Ponencia
Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.
Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006)Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de ...
-
Ponencia
Design and Implementation of a SNTP Client on FPGA
Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Guerrero Martos, David (IEEE Computer Society, 2008)This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments ...
-
Ponencia
Design of a FFT/IFFT module as an IP core suitable for embedded systems
Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007)In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
-
Ponencia
Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL
Franco, Ezequiel; Montero, Fernando; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Guerrero Martos, David; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004)En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ...