Perfil del autor: Bellido Díaz, Manuel Jesús
Datos institucionales
| Nombre | Bellido Díaz, Manuel Jesús |
| Departamento | Tecnología Electrónica |
| Área de conocimiento | Tecnología Electrónica |
| Categoría profesional | Catedrático de Universidad |
| Correo electrónico | Solicitar |
 |
|
Estadísticas
-
Nº publicaciones
81
-
Nº visitas
8723
-
Nº descargas
14719
| Publicaciones |
|---|
Artículo
 IRIS: An embedded secure boot for IoT devices
(Elsevier, 2023)
This study proposes a hardware secure boot solution, an instant retrieval information system (IRIS) that is suitable for ... |
Tesis Doctoral
LILA (Low-level IoT Ligtweigth Applications): aplicaciones hardware para dispositivos IoT
(2022)
Esta tesis se enmarca dentro del Proyecto de Investigación TIN2017-89951-P: BootTimeIoT: Sistemas de inicio avanzados y ... |
Patente. Invención
Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo
(Oficina Española de Patentes y Marcas (OEPM), 2021)
Dispositivo electrónico calculador de funciones trigonométricas y usos del mismo. En este documento se detalla un ... |
Artículo
Embedded LUKS (E-LUKS): A Hardware Solution to IoT Security
(MDPI, 2021)
The Internet of Things (IoT) security is one of the most important issues developers have to face. Data tampering must be ... |
Artículo
An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation
(IEEE Computer Society, 2021)
This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ... |
Artículo
Using the complement of the cosine to compute trigonometric functions
(Springer, 2020)
The computation of the sine and cosine functions is required in devices ranging from application-specific signal processors ... |
Artículo
Address encoded byte order
(Elsevier B.V., 2020)
Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least significant ... |
Artículo
High-Performance Time Server Core for FPGA System-on-Chip
(MDPI, 2019)
This paper presents the complete design and implementation of a low-cost, low-footprint, network time protocol server core ... |
Patente. Invención
Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo
(Oficina Española de Patentes y Marcas (OEPM), 2018)
Circuito electrónico pare el cálculo de los senos y cosenos de múltiplos de un ángulo que permite implementar eficientemente el cómputo de loe factores de twiddle de la transformada de Fourier. |
Artículo
Minimalistic SDHC-SPI hardware reader module for boot loader applications
(Elsevier, 2017)
This paper introduces a low-footprint full hardware boot loading solution for FPGA-based Programmable Systems on Chip. The ... |
Ponencia
Metodología PBL en modo colaborativo aplicada al diseño de un SoC
(Universidad de Sevilla, 2016)
Dado el carácter principalmente práctico en las asignaturas de los másteres universitarios la metodología PBL es ampliamente ... |
Ponencia
Building a basic membrane computer
(Fénix, 2016)
In this work, we present the building of two well-known membrane com- puters (squares generator and divisor test). Although ... |
Artículo
Fast Hardware Implementations of Static P Systems
(2016)
In this article we present a simulator of non-deterministic static P systems using Field Programmable Gate Array (FPGA) ... |
Ponencia
evercodeML: a formal language for SoC integration
(IEEE Computer Society, 2015)
Complex SoC design devote a great part of the developing time to module integration tasks. The necessity of automating ... |
Artículo
NanoFS: a hardware-oriented file system
(IEEE Computer Society, 2013)
NanoFS is a novel file system for embedded systems and storage-class memories (like flash) and is specially designed to be ... |
Capítulo de Libro
Network Time Synchronization: A Full Hardware Approach
(Springer, 2012)
Complex digital systems are typically built on top of several abstraction levels: digital, RTL, computer, operating system ... |
Capítulo de Libro
Open Development Platform for Embedded Systems
(IntechOpen, 2012)
|
| Tesis Doctoral |
Artículo
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation
(IEEE Computer Society, 2011)
Discrete microprocessor-based equipment is a typical synchronization system on the market which implements the most ... |
Ponencia
Python as a hardware description language: A case study
(IEEE Computer Society, 2011)
Many people may see the development of software and hardware like different disciplines. However, there are great similarities ... |
Ponencia
Design and implementation of a suitable core for on-chip long-term verification
(IEEE Computer Society, 2010)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification ... |
Ponencia
Delay and power consumption of static bulk-CMOS gates using independent bodies
(IEEE Computer Society, 2009)
Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ... |
Ponencia
Efficient techniques and methodologies for embedded system design usign free hardware and open standards
(IEEE Computer Society, 2009)
|
Ponencia
Digital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft Core
(IEEE Computer Society, 2008)
In this paper we present a design of a peripheral for MicroBlaze soft core processor as part of a R+D project carried out ... |
Ponencia
La primera experiencia en el diseño de sistemas digitales sobre FPGAs
(Universidad Politécnica de Madrid, 2008)
Se presenta una práctica de introducción al diseño de sistemas digitales sobre FPGAs. El objetivo es que se pueda realizar ... |
Capítulo de Libro
Power Dissipation Associated to Internal Effect Transitions in Static CMOS Gates
(Springer, 2008)
Power modeling techniques have traditionally neglected the main part of the energy consumed in the internal nodes of static ... |
| Tesis Doctoral |
Ponencia
Implementation of a FFT/IFFT Module on FPGA: Comparison of Methodologies
(IEEE Computer Society, 2008)
In this work, we have compared three different methodologies for the implementation of a FFT/IFFT module on FPGA: VHDL ... |
Ponencia
Design and Implementation of a SNTP Client on FPGA
(IEEE Computer Society, 2008)
This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments fully ... |
Ponencia
Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution
(IEEE Computer Society, 2008)
This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ... |
Tesis Doctoral
Simulación lógica temporal de altas prestaciones y aplicación a la estimación del consumo de potencia y corriente en circuitos integrados CMOS-VLSI
(2007)
El primer capítulo está dedicado a la simulación y verificación temporal de circuitos VLSI en general, así como a los ... |
Ponencia
Design of a FFT/IFFT module as an IP core suitable for embedded systems
(IEEE Computer Society, 2007)
In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ... |
Capítulo de Libro
Static Power Consumption in CMOS Gates Using Independent Bodies
(Springer, 2007)
It has been reported that the use of independent body terminals for series transistors in static bulk-CMOS gates improves ... |
Ponencia
Automatic logic synthesis for parallel alternating latches clocking schemes
(SPIE Digital Library, 2007)
This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ... |
Ponencia
A SoC Design Methodology for LEON2 on FPGA
(IBERCHIP, 2006)
SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ... |
Ponencia
Diseño e implantación de SoPC basados en el microprocesador PicoBlaze
(Universidad Politécnica de Madrid, 2006)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ... |
Ponencia
Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements
(IEEE Computer Society, 2006)
This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ... |
Ponencia
Diseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze
(IBERCHIP, 2006)
Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ... |
Ponencia
Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.
(Universidad Politécnica de Madrid, 2006)
Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de un ... |
Artículo
Automated performance evaluation of skew-tolerant clocking schemes
(Taylor and Francis Online, 2006)
In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ... |
Ponencia
Diseño e implementación de SOPC basados en el microprocesador Picoblaze
(Universidad Politécnica de Madrid, 2006)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System on ... |
Ponencia
Optimization techniques for dynamic behavior modeling of digital CMOS VLSI circuits in nanometric technologies
(IEEE Computer Society, 2005)
In the field of logic simulation, the constant advance of technology influences remarkably in the circuits dynamic behavior. ... |
Ponencia
Efficient Design of a FFT/IFFT-64 Module on ASIC
(IBERCHIP, 2005)
In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick and ... |
Artículo
Application of Internode model to global power consumption estimation in SCMOS gates
(Springer, 2005)
In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ... |
Ponencia
Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes
(Society of Photo-Optical Instrumentation Engineers (SPIE), 2005)
Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ... |
Capítulo de Libro
Logic-Level Fast Current Simulation for Digital CMOS Circuits
(Springer, 2005)
Nowadays, verification of digital integrated circuit has been focused more and more from the timing and area field to ... |
Ponencia
Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.
(Universidad Politécnica de Valencia, 2004)
En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ... |
Artículo
Signal Sampling Based Transition Modeling for Digital Gates Characterization
(Springer, 2004)
Current characterization methods introduce an important error in the measurement process. In this paper, we present a novel ... |
Ponencia
ADKI: un sistema web de adquisición de datos bajo Linux
(Universidad Politécnica de Valencia, 2004)
Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ... |
Ponencia
Modelos de adaptación de los programas formativos al espacio europeo
(Universidad Politécnica de Valencia, 2004)
Ante el volumen de información a veces contradictoria acerca de la educación, en este artículo pretendemos presentar una ... |
Ponencia
Seguridad en Internet: web spoofing
(Universidad Politécnica de Valencia, 2004)
En este trabajo se estudia la técnica Web Spoofing como método de ataque a través de Internet. Se trata de una variante ... |
Ponencia
Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL
(Universidad Politécnica de Valencia, 2004)
En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ... |
Ponencia
Internode: Internal Node Logic Computational Model
(IEEE Computer Society, 2003)
In this work, we present a computational behavioral model for logic gates called Internode (Internal Node Logic Computational ... |
Artículo
Aprendizaje interdisciplinar de la electrónica y las comunicaciones
(Universidad de Sevilla: Instituto de Ciencias de la Educación, 2003)
En este proyecto de innovación docente se pretende profundizar en el conocimiento de la base teórica, la construcción de ... |
Capítulo de Libro
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits
(Springer, 2003)
The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ... |
Artículo
Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)
(Springer, 2002)
In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ... |
Capítulo de Libro
Measurement of the Switching Activity of CMOS Digital Circuits at the Gate Level
(Springer, 2002)
Accurate estimation of switching activity is very important in digital circuits. In this paper we present a comparison ... |
Capítulo de Libro
Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level
(Springer, 2002)
This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current ... |
Ponencia
AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model
(IEEE Computer Society, 2001)
As delay models used in logic timing simulation become more and more complex, the problem of model parameter values ... |
Ponencia
Gate-Level Simulation of CMOS Circuits Using the IDDM Model
(IEEE Computer Society, 2001)
Timing verification of digital CMOS circuits is a key point in the design process. In this contribution we present the ... |
Ponencia
HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model
(IEEE Computer Society, 2001)
This communication presents HALOTIS, a novel high accuracy logic timing simulation tool, that incorporates a new simulation ... |
Tesis Doctoral
Degradación del retraso de propagación en puertas lógicas CMOS VLSI
(2000)
La evolución en la tecnología de circuitos VLSI da lugar, entre otras cosas, a un aumento en la escala de integración ... |
Ponencia
Inertial and Degradation Delay Model for CMOS Logic Gates
(IEEE Computer Society, 2000)
The authors present the Inertial and Degradation Delay Model (IDDM) for CMOS digital simulation. The model combines the ... |
Capítulo de Libro
Degradation Delay Model Extension to CMOS Gates
(Springer, 2000)
This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ... |
Capítulo de Libro
Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits
(Springer, 2000)
This communication shows the influence of clocking schemes on the digital switching noise generation. It will be shown how ... |
Ponencia
Concepción de un microprocesador: de la especificación a la realización
(Universidad Politécnica de Madrid, 2000)
|
Ponencia
Un entorno informático de ayuda a la docencia de sistemas de comunicación optoelectrónicos
(Universidad Politécnica de Madrid, 2000)
|
Artículo
Aprendiendo a diseñar circuitos integrados digitales mediante el uso del ordenador
(Universidad de Sevilla, 1999)
En este trabajo se presenta una experiencia docente encaminada a mejorar la asimilación por parte de los alumnos de algunos ... |
Ponencia
Realización de un Sistema Digital: implementación sobre FPGA y testado en Laboratorio
(Universidad Politécnica de Madrid, 1998)
|
Ponencia
Delay degradation effect in submicronic CMOS inverters
(Université Catholique de Louvain, 1997)
This communication presents the evidence of a degradation effect causing important reductions in the delay of a CMOS ... |
Artículo
Analysis of Metastable Operation in a CMOS Dynamic D-Latch
(Springer, 1997)
Nowadays, metastability is becoming a serious problem in high-performance VLSI design, mainly due to the relatively-high ... |
Ponencia
Sistema multimedia móvil aplicado a la enseñanza de la electrónica
(Universidad de Sevilla, 1996)
|
Ponencia
New CMOS VLSI Linear Self-Timed Architectures
(1995)
The implementation of digital signal processor circuits via self-timed techniques is currently a valid altemative to solve ... |
Ponencia
Sistemas multimedia de enseñanza aprendizaje de la electrónica
(Universitat de Barcelona, 1995)
En un mundo complejo y cambiante como el nuestro, a veces resulta difícil comprender en profundidad los avances que vivimos ... |
Ponencia
Enseñanza integrada: Una aplicación a la docencia de circuitos secuenciales
(Universidad Politécnica de Madrid, 1994)
|
Ponencia
Aplicación del VHDL en prácticas de diseño de sistemas digitales
(Universidad Politécnica de Madrid, 1994)
|
| Tesis Doctoral |
Ponencia
Modeling of Real Bistables in VHDL
(IEEE Computer Society, 1993)
A complete VHDL model of bistables including their metastable operation is presented. An RS-NAND latch has been modelled ... |
Ponencia
Arquitectura para el diseño de circuitos autotemporizados bidimensionales. Realización de multiplicadores
(Universidad de Málaga, 1993)
La realización de sistemas digitales mediante técnicas autotemporizadas constituye la mejor alternativa para resolver la ... |
Ponencia
Un nuevo modelo de retraso para puertas lógicas CMOS
(Universidad de Málaga, 1993)
Los modelos de retraso para puertas lógicas, que usan la mayoría de los simuladores lógicos, carecen de la suficiente ... |
Ponencia
Determinación del coeficiente de resolución en biestables RS CMOS
(Universidad Politécnica de Madrid. Laboratorio de Sistemas Integrados, 1992)
El diseño de biestables con riesgo de metaestabilidad requiere que posean coeficientes de resolución adecuados. En este ... |
